| 摘要 | 第8-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第12-24页 |
| 1.1 论文研究背景与意义 | 第12-14页 |
| 1.2 VLSI功耗评估方法研究综述 | 第14-20页 |
| 1.2.1 功耗产生的原因 | 第14-17页 |
| 1.2.2 功耗估计方法 | 第17-20页 |
| 1.3 微处理器功耗估计方法研究综述 | 第20-22页 |
| 1.3.1 传统微处理器功耗估计方法 | 第20-21页 |
| 1.3.2 可重构协处理器功耗估计方法 | 第21-22页 |
| 1.4 论文完成的主要工作 | 第22-23页 |
| 1.5 论文的组织结构正文内容 | 第23-24页 |
| 第二章 基于宏功耗模型的SoC功耗估计相关研究进展 | 第24-36页 |
| 2.1 基于线性回归的宏模型理论 | 第24-31页 |
| 2.1.1 多元线性回归概述 | 第24-27页 |
| 2.1.2 多元线性回归模型的检验 | 第27-29页 |
| 2.1.3 宏功耗模型建模流程 | 第29-31页 |
| 2.2 宏模型的应用与发展 | 第31-35页 |
| 2.2.1 一种模拟乘法器宏模型 | 第31-32页 |
| 2.2.2 运用Verilog HDL语言建立宏模型 | 第32-34页 |
| 2.2.3 低功耗片上网络路由单元性能分析 | 第34-35页 |
| 2.3 本章小结 | 第35-36页 |
| 第三章 基于应用定制流水线的粗粒度可重构SoC体系结构 | 第36-52页 |
| 3.1 可重构计算技术简介 | 第37-41页 |
| 3.1.1 可重构计算基本概念和原理 | 第37-38页 |
| 3.1.2 可重构计算特征与分类 | 第38-39页 |
| 3.1.3 可重构计算处理器硬件架构 | 第39-41页 |
| 3.2 基于骨传导语音增强的粗粒度可重构SoC体系结构 | 第41-45页 |
| 3.2.1 可重构SoC系统整体结构 | 第41-42页 |
| 3.2.2 可重构SoC协处理器结构 | 第42-45页 |
| 3.3 可重构流水线协处理器设计实现 | 第45-51页 |
| 3.3.1 定制设计 | 第45-47页 |
| 3.3.2 逻辑设计 | 第47-49页 |
| 3.3.3 物理设计 | 第49-51页 |
| 3.4 本章小结 | 第51-52页 |
| 第四章 基于宏功耗模型的粗粒度可重构协处理器结构功耗评估方法 | 第52-64页 |
| 4.1 引言 | 第52页 |
| 4.2 可重构开关网络宏功耗模型构建 | 第52-54页 |
| 4.3 可重构协处理器宏功耗模型构建 | 第54-63页 |
| 4.3.1 设计参数与应用参数选取 | 第55-59页 |
| 4.3.2 仿真模拟 | 第59页 |
| 4.3.3 模型辨识 | 第59-61页 |
| 4.3.4 回归系数求解 | 第61-63页 |
| 4.4 本章小结 | 第63-64页 |
| 第五章 可重构协处理器宏功耗模型验证与结果分析 | 第64-69页 |
| 5.1 宏功耗模型验证 | 第64-65页 |
| 5.1.1 功耗模型显著性验证 | 第64-65页 |
| 5.1.2 功耗模型误差率验证 | 第65页 |
| 5.2 实验分析 | 第65-68页 |
| 5.3 本章小结 | 第68-69页 |
| 结束语 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
