首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

层次化NoC拓扑结构与路由算法研究

摘要第4-5页
Abstract第5-6页
第一章 绪论第13-21页
    1.1 研究背景及意义第13-16页
        1.1.1 片上网络概述第13-15页
        1.1.2 层次化NoC互连结构研究意义第15-16页
    1.2 国内外研究现状第16-18页
    1.3 论文研究内容及组织结构第18-21页
        1.3.1 论文主要内容第18-19页
        1.3.2 论文组织结构第19-21页
第二章 层次化NoC相关技术第21-33页
    2.1 层次化NoC拓扑结构第21-26页
        2.1.1 片上网络拓扑结构概述第21-22页
        2.1.2 分层型拓扑结构第22-24页
        2.1.3 分簇型拓扑结构第24-26页
    2.2 片上网络路由算法基础第26-28页
        2.2.1 路由算法概述第26-27页
        2.2.2 路由算法免死锁技术第27-28页
    2.3 拓扑结构性能测试与评价指标第28-30页
        2.3.1 NoC拓扑结构性能测试技术第28-29页
        2.3.2 常见合成流量模式第29-30页
        2.3.3 Rent流量模型第30页
    2.4 网络模拟平台第30-33页
第三章 一种基于顶层网络对角化的层次化NoC拓扑结构第33-45页
    3.1 引言第33页
    3.2 HDMesh网络结构第33-37页
        3.2.1 HDMesh拓扑结构描述第33-35页
        3.2.2 层次化对角路由算法(HDXY算法)第35-37页
    3.3 HDMesh结构特性分析第37-40页
        3.3.1 网络直径与理想平均延迟第37-38页
        3.3.2 理想吞吐量第38页
        3.3.3 拓扑结构死锁分析第38-40页
        3.3.4 物理实现难度第40页
    3.4 仿真结果与分析第40-44页
        3.4.1 仿真环境配置第41页
        3.4.2 性能分析第41-44页
    3.5 小结第44-45页
第四章 一种混合Ring-Torus层次化片上网络拓扑结构第45-57页
    4.1 引言第45页
    4.2 RT网络结构第45-50页
        4.2.1 RT网络拓扑结构描述第45-46页
        4.2.2 基于方位判断的最短路径路由算法(OJR算法)第46-49页
        4.2.3 路由算法死锁分析第49-50页
    4.3 RT网络结构特性分析第50-54页
        4.3.1 拓扑结构基本特性第50-51页
        4.3.2 网络理想平均延迟第51-53页
        4.3.3 物理实现难度第53-54页
    4.4 仿真结果与分析第54-56页
        4.4.1 仿真平台及参数配置第54页
        4.4.2 仿真结果对比及分析第54-56页
    4.5 小结第56-57页
第五章 一种基于虚通道分配的层次化NoC混合自适应路由算法第57-65页
    5.1 引言第57页
    5.2 最短路径算法问题分析第57-58页
    5.3 层次化混合自适应路由算法(HAR算法)第58-60页
    5.4 路由算法死锁分析第60页
    5.5 算法性能仿真分析第60-64页
        5.5.1 仿真平台与参数配置第61页
        5.5.2 仿真结果分析第61-64页
    5.6 小结第64-65页
第六章 结束语第65-67页
    6.1 本文主要工作总结第65-66页
    6.2 研究展望第66-67页
致谢第67-69页
参考文献第69-75页
作者简历第75页

论文共75页,点击 下载论文
上一篇:基于交叉点缓存的高速交换结构及调度算法设计与实现
下一篇:集成电路静电放电瞬态干扰效应分析与建模研究