基于FPGA的HEVC关键模块硬件实现
摘要 | 第4-5页 |
abstract | 第5页 |
第一章 绪论 | 第12-17页 |
1.1 研究背景 | 第12-13页 |
1.2 视频压缩标准发展 | 第13-14页 |
1.3 国内外研究现状 | 第14-15页 |
1.4 论文主要内容及章节结构 | 第15-17页 |
第二章 HEVC视频压缩标准 | 第17-27页 |
2.1 HEVC 编码标准介绍 | 第17-18页 |
2.2 HEVC图像块划分 | 第18-19页 |
2.2.1 编码树单元CTU | 第18页 |
2.2.2 编码单元CU | 第18页 |
2.2.3 预测单元PU | 第18-19页 |
2.2.4 变换单元TU | 第19页 |
2.3 帧内预测技术 | 第19-20页 |
2.4 帧间预测技术 | 第20-21页 |
2.4.1 运动合并技术 | 第20-21页 |
2.4.2 运动矢量预测 | 第21页 |
2.5 变换和量化 | 第21-22页 |
2.6 熵编码 | 第22页 |
2.7 环路滤波技术 | 第22-24页 |
2.7.1 去方块滤波DBF | 第23页 |
2.7.2 样本自适应偏移SAO | 第23-24页 |
2.8 并行处理技术 | 第24-26页 |
2.8.1 Slice和Tile | 第25-26页 |
2.8.2 波前并行处理WPP | 第26页 |
2.9 本章小结 | 第26-27页 |
第三章 视频采集与处理系统的硬件设计 | 第27-38页 |
3.1 视频采集与处理系统的硬件实现方案 | 第27-30页 |
3.1.1 整体架构 | 第27-28页 |
3.1.2 FPGA内部模块构成 | 第28-29页 |
3.1.3 FPGA选型 | 第29-30页 |
3.2 视频采集与处理单元与上位机通信设计 | 第30-32页 |
3.2.1 通信协议 | 第30-31页 |
3.2.2 指令格式及译码 | 第31-32页 |
3.3 视频采集与处理单元关键模块设计 | 第32-35页 |
3.3.1 视频采集模块 | 第32页 |
3.3.2 帧存储器控制模块 | 第32-33页 |
3.3.3 显示驱动模块 | 第33-35页 |
3.4 视频采集与处理系统硬件实物图 | 第35-37页 |
3.5 本章小结 | 第37-38页 |
第四章 帧内预测的硬件实现 | 第38-54页 |
4.1 帧内预测技术 | 第38-44页 |
4.1.1 帧内预测流程 | 第38-40页 |
4.1.2 参考像素选取和替换 | 第40-41页 |
4.1.3 角度预测模式 | 第41-43页 |
4.1.4 Planar和DC模式 | 第43-44页 |
4.2 帧内预测的软件实现 | 第44-47页 |
4.2.1 HM10.0 帧内预测算法简介 | 第44页 |
4.2.2 粗模式选择RMD和最有可能模式MPM | 第44页 |
4.2.3 帧内预测的MATLAB实现 | 第44-47页 |
4.3 帧内预测的硬件实现 | 第47-51页 |
4.3.1 帧内预测的硬件实现架构 | 第47-48页 |
4.3.2 参考像素选取的硬件实现 | 第48-49页 |
4.3.3 角度模式预测的硬件实现 | 第49-51页 |
4.3.4 Planar和DC模式实现 | 第51页 |
4.4 实验验证和结果分析 | 第51-53页 |
4.4.1 仿真工具简介 | 第51页 |
4.4.2 仿真结果与分析 | 第51-53页 |
4.5 本章小结 | 第53-54页 |
第五章 HEVC变换模块的硬件设计 | 第54-65页 |
5.1 离散余弦变换 | 第54-55页 |
5.2 HEVC整数DCT变换 | 第55-56页 |
5.3 整数DCT变换硬件实现 | 第56-60页 |
5.3.1 DCT蝶形算法 | 第56-57页 |
5.3.2 整数DCT变换系统设计 | 第57页 |
5.3.3 无乘法器结构设计 | 第57-59页 |
5.3.4 流水线结构设计 | 第59-60页 |
5.4 实验验证和结果分析 | 第60-64页 |
5.5 本章小结 | 第64-65页 |
第六章 总结与展望 | 第65-67页 |
6.1 本文主要工作 | 第65页 |
6.2 本文主要创新点 | 第65页 |
6.3 进一步工作展望 | 第65-67页 |
参考文献 | 第67-70页 |
致谢 | 第70-71页 |
在学期间的研究成果及发表的学术论文 | 第71页 |