| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 英文缩略语 | 第9-10页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 研究背景 | 第10-12页 |
| 1.1.1 车载自组织网络结构 | 第10-11页 |
| 1.1.2 车载自组织网络的特点 | 第11-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 FPGA的基本结构以及设计流程 | 第13-15页 |
| 1.3.1 FPGA的基本结构 | 第13-14页 |
| 1.3.2 FPGA设计流程 | 第14-15页 |
| 1.4 论文研究内容和结构安排 | 第15-18页 |
| 第二章 系统相关参数及关键技术介绍 | 第18-26页 |
| 2.1 系统帧结构以及相关参数 | 第18-20页 |
| 2.1.1 系统帧结构 | 第18-19页 |
| 2.1.2 系统参数 | 第19-20页 |
| 2.2 帧同步算法 | 第20-24页 |
| 2.2.1 帧同步方案介绍 | 第20页 |
| 2.2.2 前导序列设计 | 第20-21页 |
| 2.2.3 检测算法 | 第21-22页 |
| 2.2.4 双相关峰检测过程 | 第22-23页 |
| 2.2.5 检测门限的选取 | 第23-24页 |
| 2.3 本章小结 | 第24-26页 |
| 第三章 混合多址信号的基带发射机设计 | 第26-52页 |
| 3.1 发射机总体架构 | 第26-27页 |
| 3.1.1 发射机结构 | 第26页 |
| 3.1.2 数据格式 | 第26-27页 |
| 3.2 前导序列的生成 | 第27-29页 |
| 3.3 训练序列的产生 | 第29-31页 |
| 3.3.1 短训练序列的产生 | 第29-30页 |
| 3.3.2 长训练序列的产生 | 第30-31页 |
| 3.4 数据调制 | 第31-33页 |
| 3.5 导频插入与数据重排 | 第33-36页 |
| 3.6 IFFT | 第36-39页 |
| 3.6.1 IFFT的原理 | 第36页 |
| 3.6.2 IFFT模块的实现 | 第36-39页 |
| 3.7 根升余弦内插滤波器设计 | 第39-44页 |
| 3.7.1 FIR滤波器硬件实现结构 | 第39-42页 |
| 3.7.2 插值滤波器结构优化 | 第42-43页 |
| 3.7.3 RRC(Root Raised Cosine,根升余弦)插值滤波器的实现 | 第43-44页 |
| 3.8 发射机综合(Synthesis)及行为仿真结果 | 第44-46页 |
| 3.9 布局布线(Place and Route,PAR)以及实现(Implementation) | 第46-51页 |
| 3.9.1 约束文件的编写 | 第46页 |
| 3.9.2 时序约束以及时序分析 | 第46-50页 |
| 3.9.3 资源消耗分析 | 第50-51页 |
| 3.10 本章小结 | 第51-52页 |
| 第四章 基带接收机设计 | 第52-68页 |
| 4.1 基带接收机整体架构 | 第52页 |
| 4.2 接收机匹配滤波器设计 | 第52-54页 |
| 4.3 帧同步 | 第54-59页 |
| 4.3.1 前24位检测 | 第55-56页 |
| 4.3.2 完整的48位检测 | 第56-57页 |
| 4.3.3 时序报告及资源消耗分析 | 第57-59页 |
| 4.4 频偏估计 | 第59-66页 |
| 4.4.1 载波同步时域估算算法理论分析 | 第60-61页 |
| 4.4.2 载波同步时域估计算法硬件实现 | 第61-65页 |
| 4.4.3 PAR后时序报告以及资源消耗分析 | 第65-66页 |
| 4.5 本章小结 | 第66-68页 |
| 第五章 测试方法及结果介绍 | 第68-76页 |
| 5.1 逻辑分析器ChipScope Pro介绍 | 第68-69页 |
| 5.2 基带发射机测试 | 第69-71页 |
| 5.3 基带接收机测试 | 第71-73页 |
| 5.3.1 双相关峰同步检测算法测试 | 第71-73页 |
| 5.3.2 载波频偏估计与补偿模块测试 | 第73页 |
| 5.4 量化误差分析 | 第73-74页 |
| 5.5 本章小结 | 第74-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 工作总结 | 第76页 |
| 6.2 工作展望 | 第76-78页 |
| 致谢 | 第78-80页 |
| 发表论文以及参与的科研项目 | 第80-82页 |
| 参考文献 | 第82-83页 |
