| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第11-20页 |
| 1.1 课题背景及研究意义 | 第11-12页 |
| 1.2 研究现状 | 第12-18页 |
| 1.2.1 DSP的发展及趋势 | 第12-13页 |
| 1.2.2 IP技术的发展及现状 | 第13-14页 |
| 1.2.3 IP软核设计及其验证技术 | 第14-15页 |
| 1.2.4 IP核标准 | 第15-18页 |
| 1.3 研究内容 | 第18-19页 |
| 1.4 文章结构 | 第19-20页 |
| 第二章 FT-MT2 IP核的总体设计 | 第20-30页 |
| 2.1 FT-MT2 IP核简介 | 第20-21页 |
| 2.2 FT-MT2 IP核的组成部件 | 第21-29页 |
| 2.2.1 取指单元 | 第21-22页 |
| 2.2.2 取指派发部件 | 第22-24页 |
| 2.2.3 标量处理单元 | 第24-25页 |
| 2.2.4 向量处理单元 | 第25-28页 |
| 2.2.5 其他部件简介 | 第28-29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 FT-MT2 IP核及关键部件的优化与性能分析 | 第30-41页 |
| 3.1 FT-MT2 IP核关键运算部件设计与优化 | 第30-36页 |
| 3.1.1 浮点乘加运算部件设计 | 第30-35页 |
| 3.1.2 浮点乘加运算部件功能验证及结果分析 | 第35-36页 |
| 3.2 FT-MT2 IP核的综合优化及结果分析 | 第36-40页 |
| 3.2.1 综合环境概述 | 第36-37页 |
| 3.2.2 FT-MT2 IP核综合优化 | 第37-39页 |
| 3.2.3 FT-MT2 IP核性能分析 | 第39-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 FT-MT2 IP核的参数化及交付项设计 | 第41-58页 |
| 4.1 FT-MT2 IP核参数化设计需求 | 第41-43页 |
| 4.1.1 可配置FT-MT2 IP核化的总体考虑 | 第41-42页 |
| 4.1.2 FT-MT2 IP核系统参数化设计方案 | 第42-43页 |
| 4.2 FT-MT2 IP核关键部件参数化设计 | 第43-55页 |
| 4.2.1 IP核参数化设计实现方法 | 第43-44页 |
| 4.2.2 L1DCache参数化设计 | 第44-49页 |
| 4.2.3 AM参数化设计 | 第49-55页 |
| 4.3 IP核可交付项 | 第55-57页 |
| 4.3.1 IP核可交付项标准概述 | 第55-56页 |
| 4.3.2 FT-MT2 IP核可交付项设计 | 第56-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 FT-MT2 IP核功能验证设计及质量评估 | 第58-71页 |
| 5.1 IP核验证方法概述 | 第58-60页 |
| 5.1.1 模拟验证 | 第58-59页 |
| 5.1.2 形式验证 | 第59-60页 |
| 5.2 DSP IP核验证方案与验证环境 | 第60-62页 |
| 5.2.1 验证方案 | 第60-61页 |
| 5.2.2 验证环境 | 第61-62页 |
| 5.3 FT-MT2 IP核验证流程及结果 | 第62-69页 |
| 5.3.1 模块级验证 | 第63-65页 |
| 5.3.2 单核验证 | 第65-68页 |
| 5.3.3 系统级验证 | 第68-69页 |
| 5.4 FT-MT2 IP核质量评估 | 第69-70页 |
| 5.4.1 IP核设计质量评估 | 第69页 |
| 5.4.2 IP核复用质量评估 | 第69页 |
| 5.4.3 IP核验证质量评估 | 第69-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 结束语 | 第71-73页 |
| 6.1 工作总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 作者在读期间取得的学术成果 | 第76页 |
