基于SATA接口的高速图像存储器的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第9-15页 |
| 1.1 课题研究的背景和意义 | 第9-10页 |
| 1.2 高速存储技术的发展历程 | 第10-11页 |
| 1.3 高速图像采集技术的国内外发展现状 | 第11-14页 |
| 1.4 论文主要工作及结构安排 | 第14-15页 |
| 2 高速图像存储器总体方案设计及关键技术解析 | 第15-25页 |
| 2.1 高速图像存储器的主要技术指标 | 第15页 |
| 2.2 高速图像存储器总体方案设计 | 第15-19页 |
| 2.2.1 存储器方案设计以及数据流和时钟域分析 | 第15-16页 |
| 2.2.2 硬件以及接口选型 | 第16-19页 |
| 2.2.3 外部缓存带宽评估 | 第19页 |
| 2.3 SATA2.0 协议解析 | 第19-24页 |
| 2.3.1 命令层解析 | 第20-21页 |
| 2.3.2 传输层与链路层解析 | 第21-22页 |
| 2.3.3 物理层解析 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 3 高速图像存储器硬件设计 | 第25-35页 |
| 3.1 图像接收接口电路设计 | 第25-27页 |
| 3.2 DDR3缓存电路设计 | 第27-29页 |
| 3.3 SATA接口及参考时钟电路设计 | 第29-31页 |
| 3.3.1 SATA接口电路 | 第29页 |
| 3.3.2 高速低抖动时钟电路 | 第29-31页 |
| 3.4 以太网接口电路设计 | 第31-32页 |
| 3.5 系统电源电路设计 | 第32-34页 |
| 3.6 本章小结 | 第34-35页 |
| 4 系统FPGA逻辑设计与功能实现 | 第35-59页 |
| 4.1 图像接收模块设计 | 第35-38页 |
| 4.2 SATA2.0 控制器设计 | 第38-55页 |
| 4.2.1 物理层设计 | 第39-46页 |
| 4.2.2 链路层设计 | 第46-51页 |
| 4.2.3 传输层设计 | 第51-53页 |
| 4.2.4 命令层设计 | 第53-55页 |
| 4.3 DDR3缓存控制器设计 | 第55-57页 |
| 4.4 千兆以太网控制器设计 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 5 系统测试与仿真验证 | 第59-68页 |
| 5.1 测试平台的搭建 | 第59-60页 |
| 5.2 SATA链路性能测试 | 第60-61页 |
| 5.3 物理层上电初始化测试 | 第61-63页 |
| 5.4 SATA控制器读写测试 | 第63-65页 |
| 5.5 回读图像显示测试 | 第65-67页 |
| 5.6 本章小结 | 第67-68页 |
| 6 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 读硕士学位期间发表的论文及所取得的研究成果 | 第73-74页 |
| 致谢 | 第74-75页 |
