| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-14页 |
| 1.1 概述 | 第6-7页 |
| 1.2 硅化物的发展历史 | 第7-10页 |
| 1.2.1 钛硅化物 | 第7-8页 |
| 1.2.2 钴硅化物 | 第8-9页 |
| 1.2.3 镍硅化物 | 第9-10页 |
| 1.3 镍硅化物工艺的优点、难点以及本论文的研究意义 | 第10-13页 |
| 1.3.1 镍硅化物工艺的优点 | 第10-12页 |
| 1.3.2 镍硅化物工艺的难点和研究意义 | 第12-13页 |
| 1.4 本论文的内容安排 | 第13-14页 |
| 第二章 40纳米镍硅化物工艺介绍和性能测试结构的设计 | 第14-31页 |
| 2.1 引言 | 第14页 |
| 2.2 40纳米镍硅化物工艺介绍 | 第14-24页 |
| 2.2.1 40纳米镍硅化物与其前后工艺间的相互关系 | 第14-15页 |
| 2.2.2 SAB目的和工艺简介 | 第15-16页 |
| 2.2.3 两步法镍硅化物工艺流程介绍 | 第16-24页 |
| 2.3 40纳米工艺镍硅化物性能测试结构的设计和测量结果 | 第24-30页 |
| 2.3.1 离线的工艺监控介绍 | 第24-25页 |
| 2.3.2 40纳米工艺镍硅化物在线性能测试结构的设计和测量结果 | 第25-30页 |
| 2.4 总结 | 第30-31页 |
| 第三章 40纳米镍硅化物缺陷的研究和解决 | 第31-49页 |
| 3.1 引言 | 第31-32页 |
| 3.2 EBEAM工作原理介绍 | 第32-34页 |
| 3.3 镍硅化物缺陷形成的可能原因 | 第34-36页 |
| 3.4 NMOS镍硅化物缺陷比PMOS更严重的原因 | 第36-39页 |
| 3.5 研究镍硅化物缺陷的实验设计及其结果分析 | 第39-48页 |
| 3.5.1 通过减少位错缺陷改善镍硅化物缺陷 | 第39-41页 |
| 3.5.2 通过改善NiSi/Si界面来改善镍硅化物缺陷 | 第41-45页 |
| 3.5.3 通过抑制靠近侧墙或者浅沟槽隔离处硅过量反应来改善镍硅化物缺陷 | 第45-48页 |
| 3.6 总结 | 第48-49页 |
| 第四章 40纳米锗硅镍化工艺的研究 | 第49-64页 |
| 4.1 引言 | 第49页 |
| 4.2 选择性外延工艺的目的及历史 | 第49-51页 |
| 4.3 锗硅金属半导体接触工艺的挑战和解决方案 | 第51-52页 |
| 4.4 选择性锗硅外延工艺介绍 | 第52-54页 |
| 4.5 镍锗硅化物工艺研究 | 第54-61页 |
| 4.5.1 Si CAP厚度对镍锗硅化物电学性能的影响 | 第54-57页 |
| 4.5.2 Ge浓度对镍锗硅化物电学性能的影响 | 第57页 |
| 4.5.3 Si CAP离子注入预非晶化对镍锗硅化物的影响 | 第57-59页 |
| 4.5.4 镍锗硅化物热稳定性研究 | 第59页 |
| 4.5.5 镍锗硅化物应力弛豫热稳定性研究 | 第59-61页 |
| 4.6 28纳米及其以下工艺节点镍硅化物工艺展望 | 第61-63页 |
| 4.7 总结 | 第63-64页 |
| 第五章 总结 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
