| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究的背景与意义 | 第15-16页 |
| 1.2 国内外研究发展现状 | 第16-17页 |
| 1.3 论文的主要工作 | 第17-19页 |
| 第二章 JESD204B标准概述 | 第19-25页 |
| 2.1 JESD204系列标准的分类及区别 | 第19-21页 |
| 2.1.1 JESD204 | 第19页 |
| 2.1.2 JESD204A | 第19-20页 |
| 2.1.3 JESD204B | 第20-21页 |
| 2.2 JESD204B标准原理 | 第21-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 基于JESD204B标准接口设计原理 | 第25-55页 |
| 3.1 传输层设计原理 | 第25-31页 |
| 3.2 扰码模块设计原理 | 第31-38页 |
| 3.3 数据链路层 | 第38-49页 |
| 3.3.1 代码组同步 | 第38-40页 |
| 3.3.2 初始化通道同步 | 第40-41页 |
| 3.3.3 用户数据传输（字符替代） | 第41-43页 |
| 3.3.4 链路配置参数 | 第43-46页 |
| 3.3.5 数据链路层的同步与对齐 | 第46-47页 |
| 3.3.6 确定性延迟 | 第47-49页 |
| 3.3.7 JESD204B与JESD204A中信号的兼容性分析 | 第49页 |
| 3.4 8b/10b编解码 | 第49-53页 |
| 3.5 本章小结 | 第53-55页 |
| 第四章 接口设计方案 | 第55-59页 |
| 4.1 电路的功能介绍 | 第55页 |
| 4.2 电路的实际架构及模块划分 | 第55-57页 |
| 4.3 本章小结 | 第57-59页 |
| 第五章 电路仿真结果及分析 | 第59-63页 |
| 5.1 应用层模块仿真 | 第59页 |
| 5.2 扰码层模块仿真 | 第59-60页 |
| 5.3 传输层模块仿真 | 第60页 |
| 5.4 8b/10b编解码模块仿真 | 第60-61页 |
| 5.5 本章小结 | 第61-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-69页 |
| 作者简介 | 第69-70页 |