基于X-DSP乘法部件的设计、验证与优化
| 目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 图目录 | 第8-10页 |
| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·课题相关研究介绍 | 第12-15页 |
| ·SIMD 技术介绍 | 第12-13页 |
| ·SIMD 乘法器概述 | 第13-14页 |
| ·优化技术概述 | 第14-15页 |
| ·验证技术概述 | 第15页 |
| ·当前相关技术研究所面临的挑战 | 第15-17页 |
| ·集成电路设计面临的挑战 | 第15-16页 |
| ·SIMD 技术面临的挑战 | 第16-17页 |
| ·验证技术面临的挑战 | 第17页 |
| ·课题来源与意义 | 第17-19页 |
| ·X-DSP 介绍 | 第17-18页 |
| ·课题研究意义 | 第18-19页 |
| ·论文的研究内容及组织结构 | 第19-20页 |
| 第二章 X-DSP MUT 部件的设计 | 第20-36页 |
| ·X-DSP 数据通路及流水线 | 第20-23页 |
| ·X-DSP 的数据通路 | 第20-22页 |
| ·X-DSP 的流水线 | 第22-23页 |
| ·X-DSP MUT 部件概述 | 第23-25页 |
| ·乘法运算模块结构设计 | 第25-30页 |
| ·浮点乘法的结构设计 | 第25-28页 |
| ·定点乘法的结构设计 | 第28-30页 |
| ·乘法运算模块的流水线实现 | 第30-36页 |
| ·部分积产生与压缩模块的功能与设计 | 第30-31页 |
| ·乘积调整与求和模块功能与设计 | 第31-32页 |
| ·定点乘法结果处理模块的功能与设计 | 第32-33页 |
| ·浮点乘法结果处理模块的功能与设计 | 第33-35页 |
| ·结果写回模块的功能与设计 | 第35-36页 |
| 第三章 MUT 部件的设计优化 | 第36-60页 |
| ·MUT 部件的逻辑综合 | 第36-41页 |
| ·RTL 级代码规范 | 第36-37页 |
| ·设计划分 | 第37-38页 |
| ·综合策略的选择 | 第38-39页 |
| ·设置综合约束 | 第39-40页 |
| ·优化前 MUT 部件的关键路径 | 第40-41页 |
| ·MUT 部件关键模块的优化设计 | 第41-47页 |
| ·操作数读取模块的优化设计 | 第41-42页 |
| ·部分积产生与压缩模块的优化设计 | 第42-45页 |
| ·浮点结果选择模块的优化设计 | 第45-46页 |
| ·结果写回模块的优化设计 | 第46-47页 |
| ·MUT 部件逻辑结构与算法的优化 | 第47-51页 |
| ·串行路径并行化 | 第47-49页 |
| ·关键操作提前处理 | 第49-50页 |
| ·信号的等价替换 | 第50-51页 |
| ·MUT 部件的代码级优化 | 第51-56页 |
| ·选择器的优化 | 第51-52页 |
| ·关键信号提前产生 | 第52-53页 |
| ·香农扩展运算 | 第53-54页 |
| ·流水栈的优化 | 第54-56页 |
| ·优化结果 | 第56-60页 |
| ·RTL 级代码优化结果 | 第56-57页 |
| ·物理设计结果 | 第57-60页 |
| 第四章 MUT 部件的功能验证 | 第60-78页 |
| ·ASIC 设计验证的一般方法 | 第60-62页 |
| ·模拟验证 | 第60-61页 |
| ·FPGA 仿真验证 | 第61-62页 |
| ·模块级验证 | 第62-69页 |
| ·部分积产生与压缩模块的验证 | 第62-64页 |
| ·乘积调整与求和模块的验证 | 第64-65页 |
| ·定点乘法饱和处理模块的验证 | 第65页 |
| ·浮点乘法舍入处理模块的验证 | 第65-69页 |
| ·结果写回模块的验证 | 第69页 |
| ·系统级验证 | 第69-74页 |
| ·系统级验证环境的搭建 | 第69-70页 |
| ·流水线的验证 | 第70-72页 |
| ·运算功能的验证 | 第72-74页 |
| ·模拟验证覆盖率分析 | 第74-75页 |
| ·FPGA 仿真验证 | 第75-78页 |
| 第五章 结束语 | 第78-80页 |
| ·全文总结 | 第78页 |
| ·工作展望 | 第78-80页 |
| 致谢 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 作者在学期间取得的学术成果 | 第86页 |
