| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景和意义 | 第7-9页 |
| ·研究背景及意义 | 第7-8页 |
| ·实时图像处理技术概述 | 第8-9页 |
| ·开发环境简介 | 第9-10页 |
| ·论文架构安排 | 第10-11页 |
| 第二章 基于 FPGA 的 SOPC 技术 | 第11-17页 |
| ·SOPC 概述 | 第11-13页 |
| ·FPGA 简介 | 第13-15页 |
| ·FPGA 的工作原理 | 第13页 |
| ·FPGA 的特点 | 第13-15页 |
| ·SOPC 系统开发简介 | 第15-17页 |
| 第三章 图像压缩感知重构的 SOPC 实现 | 第17-41页 |
| ·压缩感知概述 | 第17-18页 |
| ·压缩感知 OMP 重构算法理论基础 | 第18-23页 |
| ·OMP 算法及其不足 | 第18-19页 |
| ·基于 Cholesky 矩阵分解的 OMP 算法 | 第19-23页 |
| ·OMP 重构的 SOPC 架构 | 第23-26页 |
| ·压缩感知硬件逻辑 IP 核的设计 | 第26-36页 |
| ·压缩感知硬件逻辑 IP 核的顶层结构 | 第26-27页 |
| ·Avalon 总线接口 | 第27-28页 |
| ·地址解析单元 | 第28页 |
| ·双端口 RAM | 第28-29页 |
| ·线性反馈移位寄存器（LFSR） | 第29-30页 |
| ·种子 ROM | 第30页 |
| ·索引寄存器 | 第30-31页 |
| ·128 个并行的向量乘法器 | 第31-33页 |
| ·状态寄存器 | 第33页 |
| ·控制寄存器 | 第33页 |
| ·多路选择器 | 第33-34页 |
| ·状态机 | 第34-36页 |
| ·实验结果分析 | 第36-41页 |
| 第四章 目标检测算法的 SOPC 实现 | 第41-61页 |
| ·项目背景及算法介绍 | 第41-42页 |
| ·基于 Hu 矩的特征提取 | 第41-42页 |
| ·目标检测算法的 SOPC 架构 | 第42-45页 |
| ·中心矩计算电路的 IP 核设计 | 第45-58页 |
| ·中心矩计算电路 IP 核的顶层硬件结构 | 第45-47页 |
| ·Avalon 总线接口 | 第47-48页 |
| ·地址解析单元 | 第48-49页 |
| ·FIFO 单元 | 第49页 |
| ·重心计算单元 | 第49-51页 |
| ·中心矩计算单元 | 第51-53页 |
| ·控制寄存器单元 | 第53-54页 |
| ·状态寄存器单元 | 第54-55页 |
| ·多路选择器单元 | 第55页 |
| ·状态机单元 | 第55-58页 |
| ·实验结果分析 | 第58-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·总结 | 第61页 |
| ·展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 硕士期间成果 | 第69-70页 |