基于FPGA的一种高速实时图像分割系统研究及其应用
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-12页 |
| ·课题背景及研究意义 | 第7-8页 |
| ·发展现状 | 第8-9页 |
| ·发展趋势 | 第9页 |
| ·本文的主要研究成果与章节安排 | 第9-12页 |
| 2 开发平台和开发环境介绍 | 第12-29页 |
| ·硬件开发平台介绍 | 第12-24页 |
| ·FPGA选型分析 | 第12-14页 |
| ·系统硬件开发板器件 | 第14-17页 |
| ·开发板主要硬件电路 | 第17-24页 |
| ·FPGA软件开发环境 | 第24-28页 |
| ·Quartus Ⅱ软件开发环境 | 第24-27页 |
| ·Verilog HDL开发语言介绍 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 3 分割系统总体设计方案 | 第29-39页 |
| ·存储进入FPGA的RGB图像信号 | 第29-31页 |
| ·进入FPGA的信号描述 | 第29-30页 |
| ·图像存储容量计算入 | 第30页 |
| ·具体存放规则 | 第30-31页 |
| ·图像二值化 | 第31-32页 |
| ·利用上位机制作二值化表 | 第31页 |
| ·将二值化表发送到SSRAM | 第31-32页 |
| ·图像的二值化查找 | 第32页 |
| ·二值图像分割 | 第32-38页 |
| ·基本分割算法简述 | 第32-33页 |
| ·算法需求空间 | 第33页 |
| ·具体算法实现 | 第33-37页 |
| ·算法特点分析 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 4 分割系统在FPGA的实现和调试 | 第39-54页 |
| ·在FPGA内主要过程的实现方法和调试 | 第39-44页 |
| ·调试系统的搭建简介 | 第39页 |
| ·图像二值化的实现方法 | 第39-41页 |
| ·分割模块FPGA内实现 | 第41-44页 |
| ·基于模块化的设计 | 第44-45页 |
| ·资源分析 | 第45-47页 |
| ·时序分析 | 第47-53页 |
| ·时序分析简介 | 第47-50页 |
| ·SDRAM的时序约束 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 5 将此设计应用烟梗除杂机的具体实现 | 第54-64页 |
| ·烟梗除杂机简介 | 第54-55页 |
| ·视频采集系统组装 | 第55-59页 |
| ·分割系统测试及结果分析 | 第59-63页 |
| ·本章小结 | 第63-64页 |
| 6 总结与展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录A 攻读硕士学位期间发表的论文和出版著作情况 | 第70-71页 |
| 附录B 切割右侧视频流代码 | 第71-72页 |
| 附录C 系统总体设计图 | 第72页 |
