| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·研究背景及意义 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·本文工作及重点 | 第10-11页 |
| ·论文的结构安排 | 第11-12页 |
| 第2章 相关技术简介 | 第12-22页 |
| ·聚类分析 | 第12-16页 |
| ·数据类型和数据结构 | 第12-13页 |
| ·聚类准则 | 第13-14页 |
| ·K 均值算法 | 第14-16页 |
| ·图形处理器与 CUDA 编程简介 | 第16-21页 |
| ·GPU 通用计算和 CUDA 简介 | 第16-17页 |
| ·异构编程模型 | 第17-19页 |
| ·CUDA 软件体系 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 基于图形处理器的 K 均值算法的实现及优化 | 第22-33页 |
| ·串行 K 均值算法 | 第22-23页 |
| ·设计一种并行 K 均值算法 | 第23-27页 |
| ·设计并行算法的任务划分 | 第23-25页 |
| ·设计并行算法的执行流程 | 第25-27页 |
| ·优化设计的并行 K 均值算法 | 第27-30页 |
| ·利用合并访问的方法对算法优化 | 第27-28页 |
| ·利用 CUDA 存储器模型对算法优化 | 第28-30页 |
| ·利用控制流指令集对算法优化 | 第30页 |
| ·设计一个综合优化算法 | 第30-31页 |
| ·本章小结 | 第31-33页 |
| 第4章 仿真模拟和结果评测 | 第33-47页 |
| ·实验设备和实验环境 | 第33-35页 |
| ·变量及数据结构的设计 | 第35页 |
| ·设计并行 K 均值聚类系统 | 第35-41页 |
| ·实验平台的性能测试模块的实现 | 第36-38页 |
| ·未优化的并行 K 均值算法模块的实现 | 第38-39页 |
| ·优化的并行 K 均值算法模块的实现 | 第39-41页 |
| ·系统实验结果评测与分析 | 第41-46页 |
| ·实验平台的性能测试 | 第41-42页 |
| ·未优化算法与优化算法的比较 | 第42-44页 |
| ·同其它并行 K 均值算法的比较 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 结论与展望 | 第47-48页 |
| 参考文献 | 第48-50页 |
| 致谢 | 第50页 |