基于FPGA的高速数据记录系统的研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·数据记录系统研究的现状、目的与意义 | 第8-11页 |
| ·论文主要研究内容及工作 | 第11页 |
| ·论文结构 | 第11-12页 |
| 第二章 高速数据记录系统的设计 | 第12-16页 |
| ·系统总体方案设计 | 第12-13页 |
| ·系统参数的选择 | 第13-16页 |
| 第三章 高速记录系统的存储介质——硬盘 | 第16-30页 |
| ·硬盘的结构及工作原理 | 第16-20页 |
| ·硬盘的物理结构 | 第16页 |
| ·硬盘的工作原理 | 第16-17页 |
| ·硬盘的主要参数 | 第17-19页 |
| ·选用的硬盘 | 第19-20页 |
| ·ATA接口标准 | 第20-27页 |
| ·ATA接口寄存器 | 第20-23页 |
| ·ATA中的命令 | 第23-25页 |
| ·ATA中的协议 | 第25-26页 |
| ·依据ATA协议对硬盘进行操作 | 第26-27页 |
| ·硬盘的硬件连接 | 第27-30页 |
| 第四章 高速数据记录系统记录控制器的设计 | 第30-72页 |
| ·高速数据记录控制器总体设计 | 第30-31页 |
| ·控制器功能分析及设计思路 | 第30页 |
| ·控制器模块划分 | 第30-31页 |
| ·记录控制器软件设计流程 | 第31-32页 |
| ·记录控制器的组成及各模块详细设计 | 第32-71页 |
| ·FIFO及读写逻辑产生模块 | 第32-33页 |
| ·PLL模块 | 第33-37页 |
| ·Cyclone PLL的内部结构 | 第33-34页 |
| ·Cyclone PLL的使用 | 第34-37页 |
| ·Cyclone PLL的外部硬件连接 | 第37页 |
| ·计数器模块 | 第37-40页 |
| ·功能分析 | 第37-38页 |
| ·设计实现 | 第38-39页 |
| ·多位格雷码计数器 | 第39-40页 |
| ·复位模块 | 第40-42页 |
| ·功能分析 | 第40页 |
| ·设计实现 | 第40-41页 |
| ·硬件实现 | 第41-42页 |
| ·寄存器传输模块 | 第42-47页 |
| ·功能分析及设计思路 | 第42-44页 |
| ·设计实现 | 第44-46页 |
| ·仿真结果 | 第46-47页 |
| ·UDMA数据传输模块 | 第47-63页 |
| ·功能分析及设计思路 | 第47-52页 |
| ·设计实现 | 第52-63页 |
| ·控制器顶层模块 | 第63-71页 |
| ·功能分析与设计实现 | 第63-64页 |
| ·设计实现 | 第64-71页 |
| ·仿真后性能分析 | 第71-72页 |
| 第五章 数据记录系统的硬件设计 | 第72-80页 |
| ·数据缓存——FIFO | 第72-73页 |
| ·FIFO的芯片选择 | 第72页 |
| ·FIFO的硬件连接 | 第72-73页 |
| ·记录控制器——FPGA的选择与设计 | 第73-78页 |
| ·FPGA芯片的选择 | 第73页 |
| ·FPGA的电源供电电路 | 第73-75页 |
| ·FPGA的配置 | 第75-76页 |
| ·FPGA与硬盘相连 | 第76-78页 |
| ·驱动方式 | 第76-77页 |
| ·FPGA对硬盘接口的驱动能力 | 第77-78页 |
| ·硬件连接的注意事项 | 第78页 |
| ·硬件电路 | 第78页 |
| ·部分实验结果 | 第78-80页 |
| 总结与展望 | 第80-82页 |
| 参考文献 | 第82-84页 |
| 发表或已录用论文 | 第84-85页 |
| 致谢 | 第85-86页 |
| 附录1(FIFO的硬件连接原理图) | 第86-87页 |
| 附录2(系统硬件电路图) | 第87页 |
