双通道3GSPS数据采集模块硬件设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·高速数据采集概述 | 第10页 |
| ·高速数据采集卡国内外发展状况 | 第10-12页 |
| ·本课题的研究意义以及主要工作 | 第12-14页 |
| ·论文内容安排 | 第14-15页 |
| 第二章 总体设计与芯片选型 | 第15-22页 |
| ·总体方案设计 | 第15-16页 |
| ·开发环境 | 第16页 |
| ·芯片选型 | 第16-21页 |
| ·A/D 芯片 | 第17-18页 |
| ·时钟芯片 | 第18-19页 |
| ·控制芯片 | 第19-20页 |
| ·FPGA 芯片 | 第20-21页 |
| ·PCI 接口芯片 | 第21页 |
| ·VITA-57 HPC 连接座 | 第21-22页 |
| 第三章 FMC 数据采集板模块 | 第22-45页 |
| ·采样电路设计 | 第22-32页 |
| ·时间交叉采样 | 第23-24页 |
| ·模拟信号输入 | 第24-25页 |
| ·采样时钟输入 | 第25-26页 |
| ·供电电源 | 第26-27页 |
| ·ADC 配置 | 第27-32页 |
| ·时钟电路设计 | 第32-39页 |
| ·时钟抖动的控制 | 第32-35页 |
| ·内时钟配置电路 | 第35-38页 |
| ·外时钟配置电路 | 第38-39页 |
| ·FMC 控制电路设计 | 第39-40页 |
| ·配置电路连接 | 第39-40页 |
| ·串口通信 | 第40页 |
| ·ICP 下载 | 第40页 |
| ·触发电平转换电路设计 | 第40-42页 |
| ·FMC 与 FPGA 接口电路设计 | 第42-45页 |
| 第四章 FPGA 数据载板模块 | 第45-58页 |
| ·数据接收电路设计 | 第45-47页 |
| ·时基控制电路设计 | 第47-48页 |
| ·触发控制电路设计 | 第48-53页 |
| ·触发类型 | 第50页 |
| ·触发模式 | 第50-51页 |
| ·触发位置 | 第51-52页 |
| ·触发释抑 | 第52-53页 |
| ·FIFO 存储设计 | 第53-56页 |
| ·PCI 接口电路设计 | 第56-58页 |
| 第五章 信号完整性与PCB设计 | 第58-64页 |
| ·信号完整性分析 | 第58-61页 |
| ·单一网络的信号质量 | 第58-59页 |
| ·串扰 | 第59页 |
| ·轨道坍塌噪声 | 第59-60页 |
| ·电磁干扰（EMI） | 第60-61页 |
| ·PCB 设计 | 第61-64页 |
| 第六章 硬件系统调试与测试 | 第64-70页 |
| ·硬件调试 | 第64-67页 |
| ·FMC 电源调试 | 第64-65页 |
| ·时钟电路调试 | 第65-66页 |
| ·ADC 电路调试 | 第66页 |
| ·FPGA 调试 | 第66-67页 |
| ·PCI 接口调试 | 第67页 |
| ·调试中发现的问题 | 第67-68页 |
| ·测试结果 | 第68-70页 |
| ·波形验证 | 第68-69页 |
| ·采样结果有效位数和信噪比验证 | 第69-70页 |
| 第七章 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻读硕士期间取得的研究成果 | 第74-75页 |
| 附录 | 第75-77页 |
