| 目录 | 第1-4页 |
| 致谢 | 第4-5页 |
| 中文摘要 | 第5-6页 |
| 英文摘要 | 第6-7页 |
| 第1章 绪论 | 第7-15页 |
| §1-1 课题概述 | 第7-12页 |
| §1-2 国内外家庭网络研究及发展现状 | 第12-14页 |
| §1-3 课题研究任务 | 第14-15页 |
| 第2章 电力线载波原理和10M以太网传输标准 | 第15-26页 |
| §2-1 电力线载波原理及PowerPacket技术 | 第15-20页 |
| 1． 电力线载波信道特性分析 | 第15-17页 |
| 2． 调制技术 | 第17-20页 |
| §2-2 10BaseT以太网传输标准 | 第20-26页 |
| 1． 10M以太网底层模型 | 第20-23页 |
| 2． 以太网帧格式和MAC子层协议 | 第23-25页 |
| 3． 以太网网络连接设备 | 第25-26页 |
| 第3章 系统总体方案设计 | 第26-34页 |
| §3-1 系统总体结构 | 第26-29页 |
| §3-2 系统各功能模块分析和实现 | 第29-33页 |
| 1． 中继装置总体结构 | 第29-30页 |
| 2． 各模块功能分析及设计 | 第30-33页 |
| 1） Ethernet TX/RX Interface | 第30-31页 |
| 2） Powerline TX/RX Interface | 第31页 |
| 3） FIFO模块以及Interior Control模块 | 第31-32页 |
| 4） RX/TX Control模块 | 第32-33页 |
| §3-3 系统总体性能 | 第33-34页 |
| 第4章 Repeater软核设计 | 第34-52页 |
| §4-1 软核功能及实现方法 | 第34-36页 |
| §4-2 以太网中继概念及MII接口 | 第36-41页 |
| §4-3 中继控制有限状态机设计 | 第41-44页 |
| §4-4 MII接口收发控制状态机设计 | 第44-48页 |
| 1． MII的帧结构 | 第44-45页 |
| 2． 接收状态机的设计 | 第45-47页 |
| 3． 发送状态机的设计 | 第47-48页 |
| §4-5 物理层芯片配置及MDI接口设计 | 第48-50页 |
| 1． 物理层芯片配置 | 第48-49页 |
| 2． MDI接口的设计 | 第49-50页 |
| §4-6 Test bench设计及软核调试 | 第50-52页 |
| 第5章 系统硬件设计 | 第52-71页 |
| §5-1 FPGA概述及Altera ACEX1K系列特点 | 第52-55页 |
| §5-2 FPGA配置及JTAG接口 | 第55-58页 |
| §5-3 开发环境及工具 | 第58-60页 |
| §5-4 DAVICOM以太网接口芯片特性及以太网接口设计 | 第60-63页 |
| §5-5 INTELLON电力线接口芯片特性及电力线接口设计 | 第63-67页 |
| §5-6 系统前端模拟电路部分设计 | 第67-69页 |
| §5-7 系统功耗估计和电源设计 | 第69-71页 |
| 第6章 系统调试与结果 | 第71-75页 |
| 附录 参考文献 | 第75-76页 |
