| 中文摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 引言 | 第8-13页 |
| 1.1 课题的研究背景 | 第8-9页 |
| 1.2 国内外数字音频广播的现状 | 第9-11页 |
| 1.2.1 数字音频广播技术国外发展现状 | 第9-10页 |
| 1.2.2 数字音频广播技术国内发展现状 | 第10-11页 |
| 1.3 课题的研究意义 | 第11页 |
| 1.4 本文的组织框架 | 第11-13页 |
| 第二章 CDR标准的系统构成及原理 | 第13-27页 |
| 2.1 CDR系统的传输机制 | 第13-17页 |
| 2.1.1 系统综述 | 第13-14页 |
| 2.1.2 系统信息 | 第14页 |
| 2.1.3 帧结构 | 第14-15页 |
| 2.1.4 频谱模式 | 第15-16页 |
| 2.1.5 CDR信道编码调制的基本结构 | 第16-17页 |
| 2.2 CDR基带系统的关键技术原理 | 第17-24页 |
| 2.2.1 信道编码技术 | 第17-22页 |
| 2.2.2 子载波组帧技术 | 第22-23页 |
| 2.2.3 OFDM调制技术 | 第23-24页 |
| 2.3 课题研究平台与设计流程 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 CDR信道编码系统的MATLAB仿真性能分析 | 第27-39页 |
| 3.1 LDPC码在CDR系统中的特性分析 | 第27-34页 |
| 3.1.1 LDPC的编码与译码研究 | 第27-32页 |
| 3.1.2 基于LDPC码的CDR系统设计 | 第32-34页 |
| 3.2 CDR基带系统MATLAB仿真及性能分析 | 第34-38页 |
| 3.2.1 系统的整体结构设计 | 第35页 |
| 3.2.2 系统仿真条件设置 | 第35-36页 |
| 3.2.3 系统仿真结果与分析 | 第36-38页 |
| 3.3 本章小结 | 第38-39页 |
| 第四章 CDR系统中LDPC编码器的FPGA设计 | 第39-53页 |
| 4.1 准循环LDPC码的描述与编码方法 | 第39-41页 |
| 4.2 LDPC编码器的系统设计 | 第41-42页 |
| 4.3 QC-LDPC编码器子模块的设计 | 第42-49页 |
| 4.3.1 并行SRAA阵列模块 | 第42-45页 |
| 4.3.2 生成多项式存储模块 | 第45-47页 |
| 4.3.3 控制模块 | 第47-49页 |
| 4.3.4 输出模块 | 第49页 |
| 4.4 LDPC编码器的设计结果验证 | 第49-52页 |
| 4.5 本章小结 | 第52-53页 |
| 第五章 信道编码调制模块的仿真与FPGA设计 | 第53-75页 |
| 5.1 信道编码各模块仿真与设计 | 第53-63页 |
| 5.1.1 扰码模块的仿真与设计 | 第53-55页 |
| 5.1.2 卷积编码模块的仿真与设计 | 第55-59页 |
| 5.1.3 比特交织模块的仿真与设计 | 第59-61页 |
| 5.1.4 符号映射模块的设计 | 第61-63页 |
| 5.2 帧形成模块的设计 | 第63-70页 |
| 5.2.1 频谱模式说明 | 第64页 |
| 5.2.2 子载波索引设计 | 第64-67页 |
| 5.2.3 组帧模块元素填充设置 | 第67-69页 |
| 5.2.4 组帧的设计与仿真 | 第69-70页 |
| 5.3 OFDM调制 | 第70-74页 |
| 5.3.1 Xilinx FFT IP核简介与配置 | 第71-73页 |
| 5.3.2 Xilinx FFT IP核仿真验证 | 第73-74页 |
| 5.4 本章小结 | 第74-75页 |
| 第六章 CDR编码调制系统的FPGA级联仿真与验证 | 第75-83页 |
| 6.1 顶层模块端口连接设计 | 第75-76页 |
| 6.2 顶层模块功能设计 | 第76-78页 |
| 6.2.1 控制时钟模块设计 | 第76-77页 |
| 6.2.2 数据流控制模块设计 | 第77-78页 |
| 6.3 系统仿真与结果分析 | 第78-82页 |
| 6.3.1 系统仿真输入设计 | 第79-80页 |
| 6.3.2 系统仿真结果与分析 | 第80-82页 |
| 6.4 本章小结 | 第82-83页 |
| 总结与展望 | 第83-85页 |
| 参考文献 | 第85-88页 |
| 致谢 | 第88-89页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第89页 |
