| 摘要 | 第3-5页 |
| abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题研究的背景及意义 | 第10-11页 |
| 1.2 国内外研究动态及发展趋势 | 第11-13页 |
| 1.2.1 高速度ADC | 第11-12页 |
| 1.2.2 高精度ADC | 第12-13页 |
| 1.2.3 低功耗ADC | 第13页 |
| 1.3 论文内容和架构 | 第13-15页 |
| 第2章 模数转换器基本理论 | 第15-29页 |
| 2.1 ADC工作原理 | 第15页 |
| 2.2 ADC基本性能参数 | 第15-21页 |
| 2.2.1 静态特性参数 | 第15-19页 |
| 2.2.2 动态特性参数 | 第19-21页 |
| 2.3 典型的ADC结构 | 第21-24页 |
| 2.4 逐次逼近型模数转换器(SAR ADC) | 第24-28页 |
| 2.4.1 SAR ADC的基本结构和工作原理 | 第24-25页 |
| 2.4.2 SAR ADC典型结构 | 第25-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 高速低功耗SAR ADC的关键模块 | 第29-39页 |
| 3.1 DAC电容阵列 | 第29-30页 |
| 3.1.1 分段式电容阵列DAC结构 | 第29-30页 |
| 3.2 比较器 | 第30-33页 |
| 3.2.1 动态比较器 | 第31-32页 |
| 3.2.3 两级结构的动态比较器 | 第32-33页 |
| 3.3 低压CMOS开关 | 第33-36页 |
| 3.3.1 常见MOS开关及其分析 | 第33-35页 |
| 3.3.2 自举开关 | 第35-36页 |
| 3.4 数字逻辑电路 | 第36-38页 |
| 3.4.1 同步数字逻辑 | 第36-37页 |
| 3.4.2 异步逻辑电路 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第4章 12 位 80MSPS异步逻辑SAR ADC的设计 | 第39-79页 |
| 4.1 12 位SAR ADC的整体结构 | 第39-41页 |
| 4.2 DAC电容阵列的分析与设计 | 第41-46页 |
| 4.2.1 电容的误差分析 | 第41-43页 |
| 4.2.2 DAC阵列单元电容的确定 | 第43-46页 |
| 4.3 开关控制方案的选取 | 第46-57页 |
| 4.3.1 传统开关转换方案 | 第46-50页 |
| 4.3.2 拆分开关转换方案 | 第50-52页 |
| 4.3.3 单调开关转换方案 | 第52-55页 |
| 4.3.4 拆分单调转换方案 | 第55-57页 |
| 4.4 自举开关电路 | 第57-62页 |
| 4.4.1 自举开关的设计 | 第57-58页 |
| 4.4.2 开关非理性因素及解决方案 | 第58-60页 |
| 4.4.3 自举开关仿真 | 第60-62页 |
| 4.5 动态比较器的设计 | 第62-67页 |
| 4.5.1 设计的动态比较器电路 | 第62-63页 |
| 4.5.2 比较器失调电压和噪声分析 | 第63-65页 |
| 4.5.3 亚稳态误差 | 第65-66页 |
| 4.5.4 比较器仿真 | 第66-67页 |
| 4.6 高速异步SAR逻辑电路 | 第67-74页 |
| 4.6.1 移位寄存电路的优化 | 第68-73页 |
| 4.6.2 电容控制开关 | 第73-74页 |
| 4.7 整体电路前仿真 | 第74-77页 |
| 4.8 本章小结 | 第77-79页 |
| 第5章 版图设计 | 第79-86页 |
| 5.1 版图设计原则 | 第79页 |
| 5.2 SAR ADC版图的设计 | 第79-83页 |
| 5.3 SAR ADC的后仿真 | 第83-85页 |
| 5.4 本章小结 | 第85-86页 |
| 第6章 总结与展望 | 第86-88页 |
| 6.1 总结 | 第86-87页 |
| 6.2 展望 | 第87-88页 |
| 参考文献 | 第88-92页 |
| 致谢 | 第92-93页 |
| 附录 | 第93-96页 |
| 攻读硕士学位期间从事的科研工作及取得的成果 | 第96页 |