| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 信道编码基本理论 | 第11-12页 |
| 1.2 LDPC 码简介 | 第12页 |
| 1.3 LDPC 码的发展概况 | 第12-14页 |
| 1.4 LDPC 码的应用前景 | 第14页 |
| 1.5 本章小结 | 第14-16页 |
| 第二章 LDPC 码译码算法简介 | 第16-24页 |
| 2.1 LDPC 码的TANNER 图表示 | 第16-17页 |
| 2.2 信息传递算法 | 第17-22页 |
| 2.2.1 置信传播算法 | 第18-22页 |
| 2.2.2 最小和算法 | 第22页 |
| 2.2.3 各种基于最小和算法的改进算法 | 第22页 |
| 2.3 本章小结 | 第22-24页 |
| 第三章 主流LDPC 码构造方法与编码算法 | 第24-38页 |
| 3.1 RU 算法 | 第25-28页 |
| 3.1.1 RU 算法 | 第25-28页 |
| 3.1.2 RU 算法的优缺点 | 第28页 |
| 3.2 基于生成矩阵的编码算法 | 第28-31页 |
| 3.2.1 基于单次扩展的QC-LDPC 码 | 第29-30页 |
| 3.2.2 基于生成矩阵的编码算法 | 第30-31页 |
| 3.2.3 基于生成矩阵编码算法的优缺点 | 第31页 |
| 3.3 基于迭代译码的编码算法 | 第31-37页 |
| 3.3.1 基于单次扩展的重复累积码 | 第32-33页 |
| 3.3.2 基于迭代译码的编码算法 | 第33-36页 |
| 3.3.3 基于迭代译码编码算法的优缺点 | 第36-37页 |
| 3.4 本章小结 | 第37-38页 |
| 第四章 基于二次扩展的QC-LDPC 码构造及其编码算法 | 第38-51页 |
| 4.1 基于二次扩展的QC-LDPC 码构造 | 第38-41页 |
| 4.1.1 近似规则LDPC 码的二次扩展构造方法 | 第38-40页 |
| 4.1.2 实际码字及其性能 | 第40-41页 |
| 4.2 基于二次扩展的QC-LDPC 码编码算法 | 第41-49页 |
| 4.2.1 RU 算法流水级的简化 | 第42-44页 |
| 4.2.2 准循环移位单位阵乘向量 | 第44-46页 |
| 4.2.3 准循环移位阵乘向量 | 第46-48页 |
| 4.2.4 对于码长、码率的自适应 | 第48-49页 |
| 4.3 本章小结 | 第49-51页 |
| 第五章 高吞吐量LDPC 码编码器的FPGA 实现 | 第51-67页 |
| 5.1 新编码器的FPGA 硬件实现 | 第51-63页 |
| 5.1.1 编码器流水线分级细节 | 第51-53页 |
| 5.1.2 准循环移位单位阵乘向量模块 | 第53-55页 |
| 5.1.3 准循环移位阵乘向量模块 | 第55-58页 |
| 5.1.4 向量缓存模块 | 第58-59页 |
| 5.1.5 码字生成模块 | 第59页 |
| 5.1.6 支持不同码长和码率的灵活性 | 第59-60页 |
| 5.1.7 编码器的封装与接口 | 第60-63页 |
| 5.2 新编码器的综合评估 | 第63-64页 |
| 5.2.1 资源消耗 | 第63-64页 |
| 5.2.2 性能指标 | 第64页 |
| 5.3 与现有编码算法的比较 | 第64-66页 |
| 5.4 本章小结 | 第66-67页 |
| 第六章 全文总结 | 第67-69页 |
| 6.1 主要创新点 | 第67页 |
| 6.2 进一步研究的方向 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 附录一 英语缩略语对照表 | 第72-74页 |
| 附录二 符号说明 | 第74-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士学位期间已录用的论文和申请的专利 | 第76页 |
