| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 移动通信系统发展历程 | 第10-12页 |
| 1.2 通信系统的使用现状和发展趋势 | 第12-13页 |
| 1.3 CPRI 接口的发展 | 第13-14页 |
| 1.4 设计与实现手段 | 第14-16页 |
| 1.5 研究内容及结构安排 | 第16-17页 |
| 第2章 开发环境介绍 | 第17-24页 |
| 2.1 FPGA 原理分析 | 第17-19页 |
| 2.2 FPGA 的设计流程 | 第19-21页 |
| 2.3 硬件描述语言的选取 | 第21-22页 |
| 2.4 仿真工具的选取 | 第22页 |
| 2.5 综合工具的选取 | 第22页 |
| 2.6 布局布线工具的选取 | 第22-24页 |
| 第3章 系统设计与模块实现 | 第24-62页 |
| 3.1 UMTS 构架 | 第24-26页 |
| 3.1.1 移动台或移动用户（MS） | 第24页 |
| 3.1.2 基站子系统（BSS） | 第24-25页 |
| 3.1.3 网络与交换子系统（OSS） | 第25页 |
| 3.1.4 操作与维护子系统 OSS | 第25-26页 |
| 3.2 CPRI 接口系统分析 | 第26-28页 |
| 3.2.1 CPRI 接口在UMTS 系统中的位置 | 第26-27页 |
| 3.2.2 CPRI 接口下系统组网情况 | 第27-28页 |
| 3.3 系统设计方式及层次结构划分 | 第28-32页 |
| 3.3.1 系统的设计方式 | 第28-29页 |
| 3.3.2 系统的层次结构划分 | 第29-32页 |
| 3.4 准备模块的设计 | 第32-34页 |
| 3.4.1 MUX2 的设计 | 第32-33页 |
| 3.4.2 时钟模块的设计和功能仿真 | 第33-34页 |
| 3.5 上行数据组帧模块的设计和功能仿真 | 第34-43页 |
| 3.5.1 并串转换模块的设计 | 第34-37页 |
| 3.5.2 位填充模块的设计 | 第37-40页 |
| 3.5.3 NRZI 编码模块的设计 | 第40-42页 |
| 3.5.4 上行组帧模块总体仿真 | 第42-43页 |
| 3.6 下行数据解帧模块的设计和功能仿真 | 第43-53页 |
| 3.6.1 时钟同步模块的设计 | 第43-44页 |
| 3.6.2 采样模块模块的设计 | 第44-46页 |
| 3.6.3 NRZI 解码模块的设计 | 第46-48页 |
| 3.6.4 解位填充模块的设计 | 第48-49页 |
| 3.6.5 串并转换模块的设计 | 第49-51页 |
| 3.6.6 FIFO 模块的设计 | 第51-52页 |
| 3.6.7 下行数据组帧电路图总体仿真 | 第52-53页 |
| 3.7 功率上报模块的设计与功能仿真 | 第53-62页 |
| 3.7.1 乘法器模块的设计 | 第54-55页 |
| 3.7.2 累加求平均模块的设计 | 第55-57页 |
| 3.7.3 定点转浮点模块的设计 | 第57-58页 |
| 3.7.4 格式转换模块的设计 | 第58-60页 |
| 3.7.5 功率上报模块总体仿真验证 | 第60-62页 |
| 第4章 CPRI 接口的FPGA 实现 | 第62-75页 |
| 4.1 CPRI 接口的综合 | 第62-64页 |
| 4.1.1 系统的可综合描述 | 第62页 |
| 4.1.2 系统的综合 | 第62-64页 |
| 4.2 器件的选择 | 第64页 |
| 4.3 系统的编译 | 第64-66页 |
| 4.4 布局布线 | 第66-69页 |
| 4.5 时序分析 | 第69-71页 |
| 4.6 后仿真和功能验证 | 第71-75页 |
| 第5章 结论与展望 | 第75-78页 |
| 5.1 全文总结 | 第75-76页 |
| 5.2 本文主要工作 | 第76页 |
| 5.3 论文的难点和创新点 | 第76-77页 |
| 5.4 后续工作建议 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-81页 |
| 附录A （攻读硕士学位期间发表论文） | 第81页 |