基于忆阻器的加法器设计及其仿真分析
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 1 绪论 | 第8-15页 |
| 1.1 研究背景与意义 | 第8-10页 |
| 1.2 忆阻器的研究概况 | 第10-13页 |
| 1.3 本文的研究内容 | 第13页 |
| 1.4 论文的组织结构 | 第13-15页 |
| 2 忆阻器的特性及模型 | 第15-25页 |
| 2.1 忆阻器的基本理论 | 第15-17页 |
| 2.2 惠普忆阻器 | 第17-21页 |
| 2.3 阿米巴虫忆阻模型 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 3 基于忆阻器的逻辑门设计 | 第25-43页 |
| 3.1 基于忆阻器的蕴含操作 | 第25-28页 |
| 3.2 逻辑门的设计 | 第28-37页 |
| 3.3 仿真与分析 | 第37-42页 |
| 3.4 本章小结 | 第42-43页 |
| 4 基于忆阻器逻辑门的加法器设计 | 第43-58页 |
| 4.1 半加器 | 第43-48页 |
| 4.2 全加器 | 第48-54页 |
| 4.3 仿真与分析 | 第54-57页 |
| 4.4 本章小结 | 第57-58页 |
| 5 基于忆阻器的n位加法器设计 | 第58-71页 |
| 5.1 传统的n位加法器 | 第58-62页 |
| 5.2 n位加法器的设计 | 第62-66页 |
| 5.3 仿真与分析 | 第66-70页 |
| 5.4 本章小结 | 第70-71页 |
| 6 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
| 附录1 攻读硕士期间发表的论文 | 第78-79页 |
| 附录2 攻读硕士学位期间参加的科研项目 | 第79页 |
