兼容MCS-51指令集的软核设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第10-13页 |
| 第一章 绪论 | 第13-15页 |
| 1.1 选题背景 | 第13页 |
| 1.2 研究对象、目的和方法 | 第13-14页 |
| 1.3 论文主要结构 | 第14-15页 |
| 第二章 MCS-51硬件结构和指令集 | 第15-37页 |
| 2.1 MCS-51的硬件结构 | 第15-22页 |
| 2.1.1 控制器 | 第16页 |
| 2.1.2 ALU | 第16页 |
| 2.1.3 RAM | 第16-18页 |
| 2.1.4 特殊功能寄存器 | 第18-21页 |
| 2.1.5 ROM | 第21-22页 |
| 2.1.6 总线结构 | 第22页 |
| 2.2 MCS-51指令集 | 第22-27页 |
| 2.3 MCS-51中程序的运行 | 第27-35页 |
| 2.4 本章小结 | 第35-37页 |
| 第三章 RTL级代码设计 | 第37-59页 |
| 3.1 顶层模块和内部结构 | 第37-39页 |
| 3.2 ROM、PC和decoder连接关系 | 第39页 |
| 3.3 ALU和decoder的连接关系 | 第39-40页 |
| 3.4 IO和onChipDev的连接关系 | 第40-41页 |
| 3.5 其他模块连接关系 | 第41-42页 |
| 3.6 总线和接口相关定义 | 第42-45页 |
| 3.7 译码器设计思路 | 第45-53页 |
| 3.8 加法器和减法器设计 | 第53-55页 |
| 3.9 乘法器设计思路 | 第55页 |
| 3.10 除法器设计思路 | 第55-56页 |
| 3.11 程序计数器模块设计 | 第56-57页 |
| 3.12 定时器、外部中断和串口模块设计 | 第57-58页 |
| 3.13 本章小结 | 第58-59页 |
| 第四章 仿真验证和性能分析 | 第59-73页 |
| 4.1 通过数值比较进行逻辑验证 | 第59-60页 |
| 4.2 通过内存状态验证逻辑功能 | 第60-62页 |
| 4.3 通过波形验证逻辑功能 | 第62-66页 |
| 4.4 通过处理仿真日志验证逻辑功能 | 第66-68页 |
| 4.5 FPGA板级验证 | 第68-70页 |
| 4.6 性能分析 | 第70-72页 |
| 4.7 本章小结 | 第72-73页 |
| 第五章 总结 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
