全数字锁相环IP核研究与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-16页 |
| §1.1 课题研究背景 | 第12-13页 |
| §1.2 相关研究 | 第13-14页 |
| §1.3 本文的主要工作 | 第14-15页 |
| §1.4 本文的结构 | 第15-16页 |
| 第二章 锁相环相关理论 | 第16-26页 |
| §2.1 最基本的锁相环 | 第16-18页 |
| §2.2 线性锁相环、电荷泵型锁相环与软件锁相环 | 第18-20页 |
| ·电荷泵锁相环 | 第18-19页 |
| ·软件锁相环 | 第19-20页 |
| §2.3 全数字锁相环 | 第20-26页 |
| ·全数字锁相环原理与架构 | 第20-22页 |
| ·ADPLL与传统锁相环的性能比较 | 第22页 |
| ·全数字锁相环的抖动和噪声问题 | 第22-26页 |
| 第三章 ADPLL数学模型及稳定性分析 | 第26-41页 |
| §3.1 事件驱动的概念 | 第26-27页 |
| §3.2 时域数学模型 | 第27-34页 |
| ·鉴频鉴相器数学模型 | 第27-31页 |
| ·环路滤波器的数学模型 | 第31-32页 |
| ·DCO的数学模型 | 第32-33页 |
| ·前置分频器和M分频器的数学模型 | 第33页 |
| ·整个环路模型 | 第33-34页 |
| §3.3 非线性系统稳定性的判断 | 第34-36页 |
| ·非线性系统稳定性定义 | 第35页 |
| ·李亚普诺夫理论 | 第35-36页 |
| ·李亚普诺夫方法分析ADPLL | 第36页 |
| §3.4 ADPLL的频域分析 | 第36-41页 |
| ·鉴频过程频域分析 | 第37-38页 |
| ·鉴相过程频域分析 | 第38-41页 |
| 第四章 ADPLL的电路实现 | 第41-59页 |
| §4.1 ADPLL设计要求及总体结构 | 第41-42页 |
| §4.2 行为级仿真 | 第42-44页 |
| §4.3 子模块设计 | 第44-54页 |
| ·鉴频鉴相器 | 第44-46页 |
| ·环路滤波器 | 第46-47页 |
| ·前置分频器 | 第47-48页 |
| ·MNP分频器 | 第48-51页 |
| ·数控振荡器 | 第51-54页 |
| §4.4 整体后端设计 | 第54-55页 |
| §4.5 后仿真及性能仿真 | 第55-59页 |
| ·后仿真 | 第55-56页 |
| ·性能仿真 | 第56-59页 |
| 第五章 结束语 | 第59-60页 |
| §5.1 本文的工作总结 | 第59页 |
| §5.2 工作展望 | 第59-60页 |
| 感谢 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 硕士期间发表的论文 | 第65页 |
