| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 缩略语 | 第13-14页 |
| 符号表 | 第14-15页 |
| 第一章 引言 | 第15-19页 |
| ·短波通信概述 | 第15-16页 |
| ·大容量扩频通信系统简介 | 第16-17页 |
| ·研究目的 | 第17页 |
| ·论文内容及结构 | 第17-19页 |
| 第二章 大容量扩频通信机结构与模块划分 | 第19-26页 |
| ·大容量扩频通信机系统结构 | 第19-20页 |
| ·大容量扩频通信机系统中FPGA 内部结构简介 | 第20-23页 |
| ·FPGA 选型 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 大容量扩频通信机同步技术实现 | 第26-39页 |
| ·系统同步帧结构 | 第26-27页 |
| ·同步算法流程 | 第27-29页 |
| ·基于短序列的时间同步的FPGA 实现 | 第29-32页 |
| ·基于长序列的时间同步结束检测的FPGA 实现 | 第32-34页 |
| ·基于长序列的频率同步的FPGA 实现 | 第34-36页 |
| ·时频同步资源占用、运行速度及与在DSP 上实现的性能比较 | 第36-38页 |
| ·本章总结 | 第38-39页 |
| 第四章 大容量扩频通信机数字中频的研究和实现 | 第39-65页 |
| ·数字中频基础理论 | 第39-45页 |
| ·CIC 滤波器 | 第45-51页 |
| ·CIC 补偿滤波器 | 第51-58页 |
| ·混频电路 | 第58-62页 |
| ·数字中频部分实现性能分析 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 大容量扩频通信机FPGA 整体接口设计 | 第65-70页 |
| ·大容量扩频通信机FPGA 与终端接口 | 第65-69页 |
| ·大容量扩频通信机FPGA 与DSP 接口 | 第69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结 | 第70-72页 |
| ·本文的贡献 | 第70-71页 |
| ·下一步工作 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 硕士研究生期间的研究成果 | 第74-75页 |
| 个人简历 | 第75-76页 |