| 摘要 | 第1-7页 |
| ABSTRACT | 第7-11页 |
| 第1章 引言 | 第11-14页 |
| ·研究的背景及意义 | 第11页 |
| ·国内外研究状况 | 第11-13页 |
| ·设计目标和主要设计内容 | 第13页 |
| ·设计目标 | 第13页 |
| ·主要设计内容 | 第13页 |
| ·主要创新点 | 第13-14页 |
| 第2章 以太网发展历史及介绍 | 第14-23页 |
| ·以太网发展历史 | 第14-15页 |
| ·高速以太网介绍 | 第15-23页 |
| ·100M快速以太网 | 第15-17页 |
| ·吉比特以太网 | 第17-19页 |
| ·10吉比特以太网 | 第19-23页 |
| 第3章 以太网MAC协议 | 第23-40页 |
| ·MAC层的功能 | 第23-24页 |
| ·MAC帧格式 | 第24-27页 |
| ·CSMA/CD协议 | 第27-31页 |
| ·发送的情况 | 第27-30页 |
| ·接收的情况 | 第30-31页 |
| ·以太网的流量控制 | 第31-40页 |
| ·半双工下的控制策略 | 第32-33页 |
| ·全双工下的显式控制 | 第33-37页 |
| ·流量控制的策略 | 第37-40页 |
| 第4章 以太网MAC层协议的实现 | 第40-70页 |
| ·模块的划分及简要说明 | 第40-41页 |
| ·数据接收模块的设计 | 第41-49页 |
| ·功能描述及子模块划分 | 第41-44页 |
| ·接收MAC的设计 | 第44页 |
| ·接收状态机的设计 | 第44-46页 |
| ·地址检查模块的设计 | 第46-47页 |
| ·计数器模块的设计 | 第47-48页 |
| ·CRC模块 | 第48-49页 |
| ·数据发送模块的设计 | 第49-55页 |
| ·功能描述及子模块划分 | 第49-51页 |
| ·综合处理逻辑 | 第51页 |
| ·计数器模块 | 第51-52页 |
| ·CRC校验模块 | 第52页 |
| ·随机数模块 | 第52-53页 |
| ·发送状态机 | 第53-55页 |
| ·控制模块的设计 | 第55-61页 |
| ·功能描述及子模块划分 | 第55-56页 |
| ·接收控制模块的设计 | 第56-59页 |
| ·发送控制模块的设计 | 第59-61页 |
| ·状态模块的设计 | 第61-63页 |
| ·与接收有关的状态 | 第61-62页 |
| ·与发送相关的状态 | 第62-63页 |
| ·产生于其他模块但用于发送/接收状态寄存器的状态 | 第63页 |
| ·CRC校验模块的设计 | 第63-70页 |
| ·Crc校验码原理简介 | 第64页 |
| ·串行32位crc算法 | 第64-65页 |
| ·并行32位crc算法 | 第65-67页 |
| ·4位并行CRC-32算法的一些改进及模块的设计思路 | 第67-70页 |
| 第5章 设计结果的综合与仿真 | 第70-83页 |
| ·数据接收模块 | 第70-74页 |
| ·接收模块的综合 | 第70页 |
| ·接收模块的仿真 | 第70-74页 |
| ·数据发送模块 | 第74-77页 |
| ·数据发送模块的综合 | 第74-75页 |
| ·数据发送模块的仿真 | 第75-77页 |
| ·控制模块 | 第77-80页 |
| ·控制模块的综合 | 第77-78页 |
| ·控制模块的仿真 | 第78-80页 |
| ·CRC校验模块 | 第80-83页 |
| ·CRC模块的综合 | 第80-81页 |
| ·CRC模块的仿真 | 第81-83页 |
| 第6章 结论与展望 | 第83-84页 |
| ·结论 | 第83页 |
| ·进一步工作的方向 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-87页 |
| 个人简历 在读期间发表的学术论文与研究成果 | 第87页 |