| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-26页 |
| ·常用视频/图象编、解码国际标准 | 第14-18页 |
| ·MPEG-2 视频编、解码标准 | 第15-16页 |
| ·MPEG-4 视频编、解码标准 | 第16-17页 |
| ·H.264/AVC视频编、解码标准 | 第17-18页 |
| ·当前国际主流视频处理DSP发展现状 | 第18-22页 |
| ·Philips媒体处理DSP | 第19-20页 |
| ·Ti媒体处理DSP | 第20-21页 |
| ·媒体处理DSP一般设计方法 | 第21-22页 |
| ·课题来源、目标、意义和主要内容 | 第22-24页 |
| ·论文的组织结构 | 第24-25页 |
| ·课题研究主要成果 | 第25-26页 |
| 第二章 基于YHFT DSP的MPEG视频应用系统的软件设计 | 第26-44页 |
| ·MPEG-2 视频流数据格式 | 第26-30页 |
| ·MPEG-2 SDTV软件视频解码器的设计 | 第30-35页 |
| ·MPEG-2 视频解码流程 | 第30-35页 |
| ·小结 | 第35页 |
| ·针对YHFT DSP的MPEG-2 软件视频解码器的算法优化 | 第35-38页 |
| ·算法级优化 | 第36-37页 |
| ·针对硬件平台的优化 | 第37-38页 |
| ·运行分析 | 第38-44页 |
| ·YHFT DSP针对MPEG-2 视频解码的处理速度 | 第38-40页 |
| ·影响YHFT DSP视频处理速度的因素 | 第40-42页 |
| ·提高YHFT DSP的视频处理能力的途径 | 第42-44页 |
| 第三章 YHFT-VDSP系统设计 | 第44-66页 |
| ·YHFT-VDSP的系统设计 | 第44-47页 |
| ·YHFT-VDSP的系统设计 | 第44-46页 |
| ·YHFT-VDSP较之YHFT DSP的视频处理能力加速比 | 第46-47页 |
| ·可变长解码(VLD)单元 | 第47-49页 |
| ·VLD设计概述 | 第47-48页 |
| ·VLD结构设计 | 第48-49页 |
| ·IDCT单元 | 第49-51页 |
| ·IDCT设计概述 | 第49-50页 |
| ·IDCT结构设计 | 第50-51页 |
| ·运动补偿(MC)单元 | 第51-58页 |
| ·MC设计概述 | 第51-52页 |
| ·一种流行的MC算法硬件实现结构 | 第52-53页 |
| ·YHFT-VDSP的MC单元的结构设计 | 第53-58页 |
| ·外部存储接口（EMIF） | 第58-62页 |
| ·DDR存储控制器及其设计难点 | 第59-60页 |
| ·EMIF的结构设计 | 第60-62页 |
| ·视频端口(V-Port) | 第62-66页 |
| ·YHFT-VDSP的视频端口功能简介 | 第62-64页 |
| ·视频端口与EDMA之间的通信 | 第64-66页 |
| 第四章 IDCT单元的设计实现 | 第66-79页 |
| ·采用DCT/IDCT实现视频压缩/解压的原理 | 第67-68页 |
| ·快速2-D IDCT算法 | 第68-73页 |
| ·IDCT的硬件设计实现 | 第73-75页 |
| ·功能模拟验证 | 第75-79页 |
| 第五章 EDMA系统及其与视频端口的互连设计 | 第79-95页 |
| ·YHFT-VDSP 片上视频端口中的EDMA操作 | 第79-81页 |
| ·视频采集模式中的EDMA事件 | 第79-80页 |
| ·视频显示模式中的EDMA事件 | 第80-81页 |
| ·EDMA控制器的设计 | 第81-88页 |
| ·EDMA通道同步事件及其优先级 | 第82-83页 |
| ·EDMA的参数RAM | 第83-84页 |
| ·EDMA控制寄存器 | 第84-85页 |
| ·EDMA的中断 | 第85页 |
| ·EDMA传输请求提交过程 | 第85-88页 |
| ·视频端口与EDMA控制器的互连设计 | 第88-90页 |
| ·功能模拟验证 | 第90-95页 |
| ·单个事件请求时的EDMA响应 | 第91-92页 |
| ·多个事件同时请求时的EDMA响应 | 第92-95页 |
| 第六章 结束语 | 第95-97页 |
| 致谢 | 第97-98页 |
| 参考文献 | 第98-101页 |
| 作者在学习期间取得的学术成果 | 第101-102页 |
| 附录A 攻读硕士期间参加的工程项目 | 第102-103页 |
| 附录B MPEG-2 可分级编码基本原理 | 第103-105页 |
