| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-16页 |
| ·TD-SCDMA简介 | 第7-8页 |
| ·TD-SCDMA射频收发信机方案选择以及LO参数的确定 | 第8-12页 |
| ·收发信机在系统中的位置及作用 | 第8页 |
| ·收发信机设计方案 | 第8-9页 |
| ·LO参数的确定 | 第9-12页 |
| ·锁相与频率合成概述 | 第12-15页 |
| ·本论文的研究内容 | 第15-16页 |
| 2 锁相环系统原理分析 | 第16-36页 |
| ·锁相环路的基本工作原理 | 第16页 |
| ·锁相环路的组成 | 第16-21页 |
| ·鉴相器 | 第16-18页 |
| ·环路滤波器 | 第18-20页 |
| ·压控振荡器 | 第20-21页 |
| ·锁相环路的相位模型及动态方程 | 第21-22页 |
| ·锁相环路的相位模型 | 第21-22页 |
| ·锁相环路的动态方程 | 第22页 |
| ·锁相环路的线性跟踪特性 | 第22-28页 |
| ·锁相环路的线性化模型及传递函数 | 第23-27页 |
| ·锁相环路的稳定性 | 第27-28页 |
| ·环路噪声性能分析 | 第28-35页 |
| ·锁相环对输入噪声的线性过滤 | 第29-31页 |
| ·对压控振荡器相位噪声的线性过滤 | 第31-33页 |
| ·对鉴相器输入电压泄漏的抑制 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 3 频率合成器设计 | 第36-53页 |
| ·总体设计 | 第36-38页 |
| ·主要元件的选择及其性能介绍 | 第38-52页 |
| ·集成数字锁相式频率合成芯片 | 第38-41页 |
| ·晶体振荡器 | 第41-42页 |
| ·压控振荡器 | 第42-44页 |
| ·环路滤波器 | 第44-52页 |
| ·本章小结 | 第52-53页 |
| 4 硬件电路设计 | 第53-58页 |
| ·锁相环电路设计 | 第53-56页 |
| ·印制电路板设计 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 5 系统的调试与测试 | 第58-62页 |
| ·调试注意的要点 | 第58-59页 |
| ·本振的测试及结果 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |