数字通信中符号定时及维特比译码算法研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·数字通信系统 | 第7-8页 |
| ·数字调制解调简介 | 第8-9页 |
| ·卷积码和维特比译码 | 第9-10页 |
| ·本文的主要工作和结构 | 第10-11页 |
| 2 符号定时算法 | 第11-22页 |
| ·引言 | 第11页 |
| ·快速位同步捕获 | 第11-14页 |
| ·锁相法码元同步 | 第14-21页 |
| ·内插算法中的码元同步 | 第21-22页 |
| 3 内插算法及其实现 | 第22-49页 |
| ·引言 | 第22-26页 |
| ·整数倍内插 | 第22-24页 |
| ·内插器的实时处理结构——多相滤波结构 | 第24-25页 |
| ·内插算法 | 第25-26页 |
| ·内插算法的分析与实现 | 第26-37页 |
| ·内插的原理 | 第26-28页 |
| ·内插滤波器的特性 | 第28-30页 |
| ·内插滤波器的实现 | 第30-36页 |
| ·内插滤波器的FPGA实现 | 第36-37页 |
| ·NCO的工作原理与实现 | 第37-43页 |
| ·NCO的工作原理 | 第37-40页 |
| ·NCO的实现 | 第40-42页 |
| ·NCO的FPGA实现 | 第42-43页 |
| ·定时误差检测 | 第43-46页 |
| ·定时误差检测的工作原理 | 第43-45页 |
| ·定时误差检测的FPGA实现 | 第45-46页 |
| ·硬件开发平台简介 | 第46-49页 |
| ·Cyclone器件的可编程架构 | 第46-47页 |
| ·Quartus II开发软件 | 第47-49页 |
| 4 维特比译码的 DSP实现 | 第49-67页 |
| ·引言 | 第49-50页 |
| ·卷积编码 | 第50-55页 |
| ·卷积码的表示 | 第50-52页 |
| ·卷积码的转移函数 | 第52-55页 |
| ·维特比译码算法 | 第55-60页 |
| ·维特比译码算法的引入 | 第55-57页 |
| ·维特比译码算法简述 | 第57页 |
| ·分支度量计算 | 第57-58页 |
| ·路径度量操作 | 第58-59页 |
| ·译码回溯操作 | 第59-60页 |
| ·维特比译码的DSP实现 | 第60-62页 |
| ·分支度量的DSP实现 | 第60页 |
| ·状态度量更新的DSP实现 | 第60-61页 |
| ·回溯跟踪的DSP实现 | 第61-62页 |
| ·维特比译码主程序 | 第62-67页 |
| 总结 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-70页 |
