| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 引言 | 第7-10页 |
| ·课题背景及意义 | 第7页 |
| ·国内外发展情况 | 第7-9页 |
| ·课题研究主要内容 | 第9页 |
| ·论文组织结构 | 第9-10页 |
| 2 系统级联编码设计方案 | 第10-15页 |
| ·纠错编码 | 第10-11页 |
| ·级联码 | 第10-11页 |
| ·系统信道编码方案 | 第11-13页 |
| ·硬件实现平台 | 第13-14页 |
| ·硬件实现方案 | 第13-14页 |
| ·硬件平台 | 第14页 |
| ·设计和验证平台 | 第14页 |
| ·小结 | 第14-15页 |
| 3 RS码编译码器的实现 | 第15-44页 |
| ·RS编码原理 | 第15-18页 |
| ·RS码理论基础 | 第15-17页 |
| ·生成多项式 | 第17页 |
| ·本原多项式 | 第17-18页 |
| ·编码硬件实现 | 第18-21页 |
| ·有限域中乘法运算 | 第19-21页 |
| ·码率匹配 | 第21页 |
| ·编码结果仿真 | 第21页 |
| ·译码原理 | 第21-26页 |
| ·原始的Massey-Berlekamp算法 | 第23页 |
| ·无求逆运算的Massey-Berlekamp算法 | 第23-24页 |
| ·改进后的无求逆运算的Massey-Berlekamp算法 | 第24-26页 |
| ·译码硬件实现 | 第26-43页 |
| ·伴随值计算 | 第26-32页 |
| ·关键方程 | 第32-38页 |
| ·钱搜索和错误纠正 | 第38-43页 |
| ·译码仿真结果 | 第43页 |
| ·小结 | 第43-44页 |
| 4 卷积码编译原理及实现 | 第44-63页 |
| ·卷积编码原理 | 第44-48页 |
| ·多项式法 | 第45-46页 |
| ·网格图 | 第46-48页 |
| ·卷积编码器实现 | 第48-49页 |
| ·编码器仿真与验证 | 第49-50页 |
| ·卷积码译码原理及硬件实现 | 第50-62页 |
| ·Viterbi译码算法 | 第50-53页 |
| ·分支度量计算 | 第51-52页 |
| ·路径度量操作 | 第52-53页 |
| ·译码回溯操作 | 第53页 |
| ·全并行Viterbi译码器的FPGA实现 | 第53-62页 |
| ·小结 | 第62-63页 |
| 5 交织与去交织 | 第63-73页 |
| ·交织器原理 | 第63-65页 |
| ·卷积交织 | 第64-65页 |
| ·卷积交织实现方法 | 第65-67页 |
| ·工程中卷积交织实现 | 第67-70页 |
| ·交织器设计 | 第67-69页 |
| ·去交织器设计 | 第69-70页 |
| ·仿真验证 | 第70-72页 |
| ·小结 | 第72-73页 |
| 6 结论以及后续工作 | 第73-74页 |
| ·测试 | 第73页 |
| ·π／4-DQPSK调制方式 | 第73页 |
| ·结论 | 第73页 |
| ·本课题的后续工作 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |