| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·项目背景 | 第7-8页 |
| ·国内外发展概况 | 第8-10页 |
| ·MIL-STD-1553B总线发展概况 | 第8页 |
| ·RS-422总线发展概况 | 第8-9页 |
| ·可编程逻辑器件发展概况 | 第9-10页 |
| ·本文内容 | 第10-11页 |
| 2 适配器接口协议分析 | 第11-17页 |
| ·MIL-STD-1553B总线基本结构 | 第11-12页 |
| ·传输协议 | 第12-14页 |
| ·数据码 | 第12-13页 |
| ·位传输速率 | 第13页 |
| ·字长和字格式 | 第13页 |
| ·消息格式 | 第13-14页 |
| ·传输协议分析 | 第14页 |
| ·终端操作 | 第14-15页 |
| ·总线控制器操作 | 第14-15页 |
| ·远程终端操作 | 第15页 |
| ·总线监控器操作 | 第15页 |
| ·终端操作分析 | 第15页 |
| ·MIL-STD-1553B系统硬件连接 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 3 系统总体设计 | 第17-25页 |
| ·系统结构 | 第17-18页 |
| ·芯片选型 | 第18-19页 |
| ·转换协议 | 第19-24页 |
| ·数据传输的总体流程 | 第19-20页 |
| ·MIL-STD-1553B总线端协议 | 第20-23页 |
| ·RS-422总线端协议 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 4 主控制器的FPGA实现 | 第25-37页 |
| ·主控制器的FPGA实现结构 | 第25-26页 |
| ·Cyclone系列FPGA器件分析 | 第26-31页 |
| ·Cyclone系列FPGA器件特性分析 | 第26-27页 |
| ·Cyclone系列FPGA器件基本结构分析 | 第27-31页 |
| ·Cyclone系列FPGA主控制器实现方法 | 第31-35页 |
| ·资源分配 | 第31-32页 |
| ·设计方法 | 第32-33页 |
| ·设计流程 | 第33-34页 |
| ·配置方法 | 第34页 |
| ·测试方法 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 5 硬件设计 | 第37-49页 |
| ·硬件设计概述 | 第37-38页 |
| ·MIL-STD-1553B协议控制器模块设计 | 第38-47页 |
| ·MIL-STD-1553B协议芯片BU-61580 | 第38-44页 |
| ·MIL-STD-1553B总线接口设计 | 第44-45页 |
| ·远程终端地址的设置 | 第45页 |
| ·远程终端子地址的分配 | 第45-46页 |
| ·BU-61580内部RAM和堆栈的设置 | 第46-47页 |
| ·FPGA配置电路模块设计 | 第47-48页 |
| ·RS-422电平转换模块设计 | 第48页 |
| ·本章小结 | 第48-49页 |
| 6 软件设计 | 第49-69页 |
| ·软件总体设计 | 第49-50页 |
| ·软件设计的功能目标及模块划分 | 第49页 |
| ·软件设计的编程语言 | 第49-50页 |
| ·BU-61580接口模块设计 | 第50-58页 |
| ·BU-61580读写时序要求 | 第50-53页 |
| ·时序接口设计 | 第53-55页 |
| ·时序仿真图 | 第55-56页 |
| ·时序仿真结果比较 | 第56-58页 |
| ·异步串口(UART)设计 | 第58-64页 |
| ·异步串口模块总体结构 | 第58-59页 |
| ·异步串口模块内部寄存器 | 第59-60页 |
| ·发送子模块 | 第60-61页 |
| ·接收子模块 | 第61-62页 |
| ·中断 | 第62-63页 |
| ·异步串口模块仿真结果 | 第63-64页 |
| ·协议控制模块设计 | 第64-68页 |
| ·BU-61580初始化子模块设计 | 第65页 |
| ·MIL-STD-1553B端中断子模块设计 | 第65-67页 |
| ·RS-422端中断子模块设计 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |