| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·研究现状及意义 | 第9-11页 |
| ·课题背景 | 第11页 |
| ·本人主要研究工作 | 第11-13页 |
| 第二章 UNIX 系统中基于SYNOPSYS 工作平台使用介绍 | 第13-22页 |
| ·设计工具介绍 | 第13-16页 |
| ·SYNOPSYS 综合环境 | 第16-17页 |
| ·SYNOPSYS 技术库 | 第17-19页 |
| ·TCL 语言 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 数模混合电容检测原理及其仿真分析 | 第22-34页 |
| ·数模混合电容检测原理 | 第22-23页 |
| ·误差分析 | 第23-26页 |
| ·微小电容检测原理的FPGA 验证软件设计 | 第26-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 FPGA 在系统硬件验证 | 第34-41页 |
| ·FPGA 在系统硬件验证的必要性[4] | 第34-35页 |
| ·FPGA 在系统硬件验证的设计 | 第35-40页 |
| ·本章小结 | 第40-41页 |
| 第五章 设计综合、优化 | 第41-60页 |
| ·初始化文件编辑 | 第41-44页 |
| ·读取设计文件 | 第44-45页 |
| ·设计约束 | 第45-52页 |
| ·设计综合优化 | 第52-57页 |
| ·生成报告 | 第57-58页 |
| ·生成交换文件 | 第58页 |
| ·本章小结 | 第58-60页 |
| 第六章 可测试设计（DFT）考虑 | 第60-66页 |
| ·可测试性设计技术的重要性 | 第60-61页 |
| ·可测试性分析 | 第61页 |
| ·可测试性设计技术 | 第61-63页 |
| ·多时钟系统DFT 考虑 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第七章 静态时序分析（STA） | 第66-74页 |
| ·静态时序分析的优越性 | 第66-67页 |
| ·静态时序分析 | 第67-73页 |
| ·本章小结 | 第73-74页 |
| 第八章 芯片的版图设计 | 第74-78页 |
| ·工艺选择 | 第74页 |
| ·自动布局布线流程 | 第74-78页 |
| 第九章 结论 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-81页 |
| 在学期间的研究成果 | 第81-82页 |
| 附录 | 第82页 |