| 摘要 | 第1-4页 |
| ABSTRACT(英文摘要) | 第4-5页 |
| 目录 | 第5-9页 |
| 第一章 前言 | 第9-13页 |
| 1. 1 研究背景 | 第9-10页 |
| 1. 2 研究现状 | 第10-11页 |
| 1. 3 本论文研究内容与贡献 | 第11-12页 |
| 1. 4 论文组织结构 | 第12-13页 |
| 第二章 超高频射频识别系统的物理基础及其链路分析 | 第13-29页 |
| 2. 1 超高频射频识别中的电磁场理论及调制反射原理 | 第13-19页 |
| 2. 1. 1 麦克斯维方程及电磁场基本理论 | 第13-15页 |
| 2. 1. 2 无线辐射理论 | 第15-16页 |
| 2. 1. 3 射频识别系统中能量传递及调制反射原理 | 第16-19页 |
| 2. 2 超高频射频识别系统中信号调制方式 | 第19-21页 |
| 2. 3 超高频射频识别系统的数据编码 | 第21-23页 |
| 2. 4 超高频射频识别系统中的防碰撞算法及效率分析 | 第23-26页 |
| 2. 5 超高频射频识别系统现有标准分析与比较 | 第26-28页 |
| 2. 6 小结 | 第28-29页 |
| 第三章 超高频射频识别标签关键指标与系统架构分析 | 第29-39页 |
| 3. 1 超高频射频识别标签关键指标分析 | 第29-37页 |
| 3. 1. 1 天线 | 第30-31页 |
| 3. 1. 2 射频前端 | 第31-32页 |
| 3. 1. 3 模拟前端 | 第32-34页 |
| 3. 1. 4 数字基带及存储器 | 第34-35页 |
| 3. 1. 5 超高频射频电子标签芯片关键指标设计实例 | 第35-37页 |
| 3. 2 超高频射频识别标签芯片系统构架及设计难点分析 | 第37-38页 |
| 3. 3 小结 | 第38-39页 |
| 第四章 超高频射频识别标签芯片中射频前端电路分析 | 第39-62页 |
| 4. 1 N级倍压整流电路整流效率分析 | 第41-48页 |
| 4. 2 N级倍压整流电路输入阻抗及大信号匹配分析 | 第48-52页 |
| 4. 3 超高频射频标签芯片输入匹配及工作频宽分析 | 第52-56页 |
| 4. 4 射频输入端寄生电容对标签芯片性能影响分析 | 第56-59页 |
| 4. 5 理论分析与仿真结果比较及验证 | 第59-61页 |
| 4. 6 小结 | 第61-62页 |
| 第五章 低功耗模拟前端电路研究与设计 | 第62-83页 |
| 5. 1 超低功耗能隙源电路设计及电源抑制分析 | 第62-71页 |
| 5. 1. 1 低电源电压能隙源电路 | 第62-63页 |
| 5. 1. 2 电源电压噪声抑制(PSR)分析 | 第63-67页 |
| 5. 1. 3 电路实现、测试及分析 | 第67-71页 |
| 5. 2 工作在亚阈值区的低功耗基准电压电路设计 | 第71-75页 |
| 5. 2. 1 工作原理 | 第71-72页 |
| 5. 2. 2 亚阈值区的低功耗基准电压电路结构及分析 | 第72-73页 |
| 5. 2. 3 电路实现及仿真结果 | 第73-75页 |
| 5. 3 电容比例型带隙基准电压源设计 | 第75-79页 |
| 5. 4 低功耗检波器分析与设计 | 第79-82页 |
| 5. 5 小结 | 第82-83页 |
| 第六章 标准CMOS工艺标签芯片设计实例 | 第83-101页 |
| 6. 1 标准CMOS工艺肖特基二极管设计、实现及建模 | 第83-93页 |
| 6. 1. 1 标准CMOS工艺肖特基二极管设计 | 第84-86页 |
| 6. 1. 2 标准CMOS工艺肖特基二极管实现及测试结果 | 第86-90页 |
| 6. 1. 3 S参数测量及高频建模 | 第90-91页 |
| 6. 1. 4 标准CMOS工艺集成肖特基二极管与现有研究比较 | 第91-93页 |
| 6. 2 低功耗超高频射频电子标签芯片设计 | 第93-99页 |
| 6. 2. 1 电路设计 | 第94-98页 |
| 6. 2. 2 版图设计、及部分测试结果 | 第98-99页 |
| 6. 3 小结 | 第99-101页 |
| 第七章 总结和展望 | 第101-103页 |
| 7. 1 总结 | 第101-102页 |
| 7. 2 展望 | 第102-103页 |
| 参考文献 | 第103-108页 |
| 致谢 | 第108-109页 |
| 读研期间发表论文及专利 | 第109-110页 |
