可编程逻辑核版图自动生成方法研究
| 第一章 可编程技术概论 | 第1-25页 |
| ·可编程逻辑与FPGA | 第12-15页 |
| ·FPGA芯片的配置方式 | 第14-15页 |
| ·可编程硬件结构 | 第15-20页 |
| ·逻辑单元 | 第15-18页 |
| ·布线资源 | 第18-20页 |
| ·设计流程 | 第20-22页 |
| ·可编程片上系统(SOPC) | 第22-23页 |
| ·内容概要 | 第23-25页 |
| 第二章 研究背景 | 第25-32页 |
| ·Totem | 第25-27页 |
| ·Soft core | 第27-29页 |
| ·GILE | 第29-30页 |
| ·总结 | 第30-32页 |
| 第三章 均匀与非均匀布线结构比较 | 第32-44页 |
| ·可编程核的布线结构 | 第32-33页 |
| ·布线结构模型 | 第33-35页 |
| ·逻辑单元 | 第34-35页 |
| ·均匀与非均匀布线结构 | 第35页 |
| ·开关盒模型 | 第35-37页 |
| ·连接盒模型 | 第37-39页 |
| ·构造非均匀布线资源 | 第39页 |
| ·比较方法 | 第39-41页 |
| ·实验结果 | 第41-43页 |
| ·面积比较 | 第41-42页 |
| ·延时比较 | 第42-43页 |
| ·总结 | 第43-44页 |
| 第四章 带障碍布图算法 | 第44-57页 |
| ·布图算法简介 | 第44-46页 |
| ·O-Tree简介 | 第46-48页 |
| ·O-tree处理带障碍布图问题 | 第48-50页 |
| ·扰动O-tree | 第50-54页 |
| ·实验结果 | 第54-56页 |
| ·结论 | 第56-57页 |
| 第五章 可编程核版图自动生成方法 | 第57-82页 |
| ·设计流程 | 第58-60页 |
| ·逻辑综合 | 第60-70页 |
| ·生成逻辑单元 | 第61页 |
| ·生成CB | 第61-63页 |
| ·生成SB | 第63-67页 |
| ·生成矩形SB | 第67-68页 |
| ·逻辑综合小结 | 第68-70页 |
| ·布图 | 第70-78页 |
| ·边界障碍 | 第71-73页 |
| ·布图算法 | 第73-76页 |
| ·分配编程点 | 第76-78页 |
| ·与EDA工具的接口 | 第78-79页 |
| ·可编程核结构描述方法 | 第79-82页 |
| 第六章 可编程核设计实例 | 第82-92页 |
| ·电路结构 | 第82-85页 |
| ·布图及布线 | 第85-88页 |
| ·编程电路的设计 | 第88-92页 |
| 第七章 总结与展望 | 第92-96页 |
| ·工作总结 | 第92-94页 |
| ·工作展望 | 第94-96页 |
| 参考文献 | 第96-104页 |
| 致谢 | 第104-105页 |
