| 目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| §1.1 课题背景 | 第11-14页 |
| ·基于ATM实现MPLS的优势 | 第11-13页 |
| ·MPLS与ATM的融合 | 第13-14页 |
| §1.2 课题研究内容 | 第14页 |
| §1.3 论文结构 | 第14-15页 |
| §1.4 课题研究成果 | 第15-16页 |
| 第二章 Cell-based LSR和Frame-based LER MPLS网络互联技术 | 第16-26页 |
| §2.1 Cell-switched MPLS实现技术 | 第16-19页 |
| ·使用点对点的ATM PVC | 第16页 |
| ·数据包在LC-ATM链路上的封装 | 第16-18页 |
| ·ATM-LSR的特性 | 第18页 |
| ·Frame-base LER的特性 | 第18页 |
| ·MPLS与ATM的“夜行船”操作 | 第18-19页 |
| §2.2 Frame-based LER和Cell-based LSR MPLS互通技术 | 第19-25页 |
| ·标签分发方式 | 第20页 |
| ·标签保持方式 | 第20页 |
| ·LSP控制 | 第20-21页 |
| ·无效输入标签 | 第21页 |
| ·聚合 | 第21页 |
| ·LER的封装要求 | 第21-22页 |
| ·Hop counter处理 | 第22-23页 |
| ·环路控制 | 第23-24页 |
| ·对于支持VC合并的ATM交换机 | 第24页 |
| ·TTL操作 | 第24-25页 |
| §2.3 本章小结 | 第25-26页 |
| 第三章 Frame-based LER体系结构设计 | 第26-42页 |
| §3.1 YH9300核心路由器软硬件结构分析 | 第26-31页 |
| ·基于网络处理器的设计 | 第27-28页 |
| ·YH9300核心路由器硬件结构 | 第28-31页 |
| ·YH9300核心路由器软件结构 | 第31页 |
| §3.2 LC-ATM接口板对MPLS的支持 | 第31-33页 |
| §3.3 MPLS网络处理器相关软件 | 第33-35页 |
| ·MPLS转发微码 | 第33页 |
| ·MPLS相关网络处理器应用服务 | 第33-35页 |
| §3.4 MPLS控制处理器软件结构 | 第35-39页 |
| ·虚拟操作系统NBASE | 第36-38页 |
| ·MPLS信令 | 第38-39页 |
| §3.5 MPLS软件总体结构 | 第39-41页 |
| §3.6 本章小节 | 第41-42页 |
| 第四章 LC-ATM接口实现关键技术研究 | 第42-56页 |
| §4.1 基于动态缓冲区管理的多通道信元重组方法 | 第42-46页 |
| ·基本思想 | 第43页 |
| ·关键数据结构 | 第43-44页 |
| ·信元重组处理算法伪码描述 | 第44-46页 |
| §4.2 性能分析 | 第46-48页 |
| §4.3 基于动态缓冲区管理的多通道信元重组方法应用模型 | 第48-49页 |
| §4.4 ATM网络中高速计算CRC-32两步计算法 | 第49-51页 |
| ·算法基本思想 | 第49页 |
| ·第一次除法电路结构 | 第49-50页 |
| ·第二次除法电路结构 | 第50-51页 |
| §4.5 算法的推导 | 第51-54页 |
| ·在Galois域上定义乘 | 第51页 |
| ·利用Galois Field计算CRC | 第51-53页 |
| ·循环冗余码的校验矩阵 | 第53-54页 |
| §4.6 算法的实现 | 第54-55页 |
| §4.7 本章小结 | 第55-56页 |
| 第五章 YH9300核心路由器LC-ATM接口的设计与实现 | 第56-67页 |
| §5.1 ATM接口板体系结构 | 第56-59页 |
| ·ATM AAL5协议层次 | 第57页 |
| ·ATM接口FPGA配置设计方案 | 第57-58页 |
| ·AAL5协议处理FPGA逻辑结构设计 | 第58-59页 |
| §5.2 接收路径逻辑结构设计 | 第59-60页 |
| §5.3 关键数据结构 | 第60-62页 |
| ·IVC映射表 | 第60页 |
| ·CB表 | 第60-61页 |
| ·内部缓冲区描述 | 第61-62页 |
| §5.4 接收路径各模块工作流程 | 第62-63页 |
| ·4804接口控制 | 第62页 |
| ·缓冲区写入 | 第62页 |
| ·SRAM仲裁控制 | 第62页 |
| ·信元重组模块的工作流程 | 第62-63页 |
| ·CAM查找控制 | 第63页 |
| §5.5 发送路径逻辑结构设计 | 第63-66页 |
| ·拆分器逻辑结构 | 第64页 |
| ·NP报文解析器设计 | 第64-65页 |
| ·CPCS生成器设计 | 第65-66页 |
| ·ATM信元产生器设计 | 第66页 |
| ·CRC-32生成器设计 | 第66页 |
| §5.6 本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 附录A：攻读硕士期间发表的论文 | 第69-70页 |
| 参考文献 | 第70-71页 |
