| 绪论 | 第1-7页 |
| 第一章 高速数据采集及存储模块 | 第7-12页 |
| 1．1 8位高速模数转换器TLC5510 | 第7-9页 |
| 1．2 数据采集及存储模块设计 | 第9-12页 |
| 1．2．1 数据采集系统的传输接口一双端口RAM | 第10-11页 |
| 1．2．2 地址控制逻辑 | 第11-12页 |
| 第二章 数据处理单元的设计 | 第12-30页 |
| 2．1 DSP芯片的选择 | 第12-14页 |
| 2．2 电源及时钟模块 | 第14-18页 |
| 2．3 TMS320VC5402的加载（BOOT）设计 | 第18-22页 |
| 2．4 TMS320VC5402的片外程序存储空间 | 第22-25页 |
| 2．4．1 AT29C010A的主要特性 | 第22-23页 |
| 2．4．2 FLASH页写程序设计 | 第23-24页 |
| 2．4．3 TMS320VC5402和AT29C010A的接口 | 第24-25页 |
| 2．5 TMS320VC5402与外围设备的接口 | 第25-27页 |
| 2．6 数据处理单元的软件设计 | 第27-30页 |
| 2．6．1 数据处理单元主程序 | 第27-28页 |
| 2．6．2 中断处理子程序 | 第28-30页 |
| 第三章 全局控制器的设计 | 第30-41页 |
| 3．1 在电路可重构的可编程逻辑器件—EPF6016A | 第30-32页 |
| 3．1．1 可编程逻辑器件（CPLD）的选择 | 第30-31页 |
| 3．1．2 EPF6016A的特性 | 第31-32页 |
| 3．2 仪器面板控制逻辑的设计 | 第32-41页 |
| 3．2．1 工作时钟产生模块（FD） | 第33-34页 |
| 3．2．2 键处理模块（FLITTER） | 第34-36页 |
| 3．2．3 键编码模块（P ENCODER） | 第36-37页 |
| 3．2．4 状态机模块（CONTROLLER） | 第37-41页 |
| 第四章 液晶显示模块 | 第41-46页 |
| 4．1 液晶显示器（LCD）原理及特点 | 第41-42页 |
| 4．2 液晶显示模块的选择 | 第42-43页 |
| 4．3 液晶显示模块的软、硬件设计 | 第43-46页 |
| 4．3．1 LCM与前端模块的接口 | 第43-45页 |
| 4．3．2 液晶显示模块软件设计 | 第45-46页 |
| 第五章 系统设计结果及改进设想 | 第46-51页 |
| 5．1 系统设计结果 | 第46-50页 |
| 5．2 系统的改进设想 | 第50-51页 |
| 结束语 | 第51-52页 |
| 致谢 | 第52-53页 |
| 在学期间的研究成果 | 第53-54页 |
| 参考文献 | 第54页 |
