基于ARM的PCI北桥设计与验证
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第1章 绪论 | 第12-17页 |
| ·课题背景及来源 | 第12页 |
| ·国内外相关领域的研究进展 | 第12-15页 |
| ·PCI 总线发展 | 第12-13页 |
| ·ARM 处理器 | 第13-15页 |
| ·PCI 北桥的实现 | 第15页 |
| ·课题研究内容及论文安排 | 第15-16页 |
| ·本章小节 | 第16-17页 |
| 第2章 ARM 集成处理器系统分析 | 第17-22页 |
| ·概述 | 第17页 |
| ·ARM 处理器模式 | 第17-18页 |
| ·ARM 寄存器 | 第18-19页 |
| ·ARM 异常中断 | 第19-20页 |
| ·ARM 集成处理器 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 PCI2.2 标准总线规范 | 第22-34页 |
| ·PCI 总线信号 | 第22-26页 |
| ·信号类型说明 | 第22-23页 |
| ·信号功能描述 | 第23-26页 |
| ·总线仲裁 | 第26页 |
| ·PCI 总线的配置空间与地址空间 | 第26-28页 |
| ·配置空间 | 第26-28页 |
| ·地址空间 | 第28页 |
| ·PCI 总线数据传输协议 | 第28-32页 |
| ·PCI 总线的传输控制 | 第28-29页 |
| ·PCI 总线读写 | 第29-31页 |
| ·PCI 总线传输的终止 | 第31-32页 |
| ·PCI 总线的中断 | 第32-33页 |
| ·PCI 中断的分配 | 第32-33页 |
| ·PCI 中断的处理 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第4章 PCI 北桥的设计 | 第34-59页 |
| ·整体设计 | 第34-38页 |
| ·中央控制单元 | 第34-35页 |
| ·时钟同步 | 第35-38页 |
| ·配置寄存器 | 第38-39页 |
| ·目标设备接口 | 第39-47页 |
| ·目标设备接口的功能及整体设计 | 第39-40页 |
| ·目标设备接口的控制实现 | 第40-43页 |
| ·寄存器型目标接口 | 第43页 |
| ·FIFO 型目标接口 | 第43-46页 |
| ·地址映射的实现 | 第46-47页 |
| ·主设备接口 | 第47-51页 |
| ·主设备接口的功能及整体设计 | 第47-48页 |
| ·主设备接口的控制实现 | 第48-49页 |
| ·主设备接口的数据通路 | 第49-50页 |
| ·主设备通道数据传输异常处理 | 第50-51页 |
| ·仲裁器 | 第51-55页 |
| ·仲裁机制 | 第51-52页 |
| ·算法机制 | 第52-53页 |
| ·仲裁算法的实现 | 第53-55页 |
| ·BIOS ROM 接口 | 第55-58页 |
| ·EEPROM 地址映射 | 第56页 |
| ·关键产品信息 | 第56-57页 |
| ·基地址控制 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 PCI 北桥的验证 | 第59-72页 |
| ·验证方法及工具 | 第59-61页 |
| ·验证平台架构 | 第61-67页 |
| ·行为模型 | 第62-63页 |
| ·测试模型 | 第63-64页 |
| ·命令总线 | 第64-67页 |
| ·验证流程 | 第67-69页 |
| ·验证结果分析 | 第69-71页 |
| ·本章小节 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 附录 A 攻读学位期间所发表的学术论文 | 第80-81页 |
| 附录 B 设计实现的内部配置寄存器 | 第81-86页 |
