| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 插图索引 | 第11-13页 |
| 附表索引 | 第13-14页 |
| 第1章 绪论 | 第14-19页 |
| ·课题背景和意义 | 第14-15页 |
| ·研究内容 | 第15-17页 |
| ·本文的主要工作 | 第17页 |
| ·论文的结构 | 第17-19页 |
| 第2章 多媒体处理及可重构CACHE 相关研究工作 | 第19-32页 |
| ·引言 | 第19页 |
| ·多媒体处理器 | 第19-21页 |
| ·多媒体计算下的存储优化 | 第21-25页 |
| ·多媒体计算的分类 | 第21-24页 |
| ·多媒体计算下存储优化的研究现状 | 第24-25页 |
| ·可重构CACHE 策略 | 第25-31页 |
| ·Cache 简介 | 第26-28页 |
| ·可重构Cache 的基本原理 | 第28页 |
| ·可重构Cache 的分类与研究现状 | 第28-31页 |
| ·小结 | 第31-32页 |
| 第3章 一种基于时间片的行可重构CACHE 设计 | 第32-50页 |
| ·引言 | 第32页 |
| ·行可重构CACHE 策略的提出 | 第32-33页 |
| ·TBLRC 设计方案 | 第33-38页 |
| ·TBLRC 的基本思想 | 第33-34页 |
| ·邻近行的历史访问统计与行重构状态机 | 第34-36页 |
| ·TBLRC 整体结构和工作过程 | 第36-38页 |
| ·仿真环境和测试程序 | 第38-42页 |
| ·SimpleScalar 模拟器 | 第38-39页 |
| ·Sim-panalyzer 模拟器 | 第39-41页 |
| ·基准测试程序 | 第41-42页 |
| ·实验结果分析 | 第42-48页 |
| ·阈值分析 | 第44-45页 |
| ·访存时间与能耗分析 | 第45-48页 |
| ·硬件开销分析 | 第48页 |
| ·小结 | 第48-50页 |
| 第4章 一种基于时间片的路可重构CACHE 设计 | 第50-64页 |
| ·引言 | 第50页 |
| ·路可重构CACHE 策略的提出 | 第50-51页 |
| ·TBWRC 设计方案 | 第51-58页 |
| ·TBWRC 的基本思想 | 第51-52页 |
| ·路重构状态机 | 第52-54页 |
| ·最少访问路与新增路命中次数统计 | 第54-55页 |
| ·自适应阈值策略 | 第55-57页 |
| ·TBWRC 整体结构和工作过程 | 第57-58页 |
| ·实验结果分析 | 第58-63页 |
| ·阈值分析 | 第59-60页 |
| ·访问时间和能耗分析 | 第60-63页 |
| ·硬件开销分析 | 第63页 |
| ·小结 | 第63-64页 |
| 第5章 一种基于时间片的行和路可重构 CACHE 设计 | 第64-77页 |
| ·引言 | 第64页 |
| ·行和路可重构CACHE 策略的提出 | 第64-65页 |
| ·TBLAWRC 设计方案 | 第65-70页 |
| ·TBLAWRC 的基本思想 | 第65-66页 |
| ·邻近行的历史访问统计与行替换策略 | 第66-67页 |
| ·重构状态机 | 第67-69页 |
| ·TBLAWRC 整体结构和工作过程 | 第69-70页 |
| ·原型系统 | 第70-71页 |
| ·实验结果分析 | 第71-76页 |
| ·协调策略比较 | 第72-73页 |
| ·访存时间与能耗分析 | 第73-75页 |
| ·硬件开销分析 | 第75-76页 |
| ·小结 | 第76-77页 |
| 结论 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 致谢 | 第83-84页 |
| 附录 A（攻读硕士期间发表论文列表） | 第84页 |