高性能128位浮点乘加部件优化设计技术研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-20页 |
| ·课题研究背景 | 第11-13页 |
| ·IEEE-754 2008 相关标准 | 第13-14页 |
| ·国内外相关研究 | 第14-18页 |
| ·传统的浮点乘加结构 | 第14-15页 |
| ·低延迟浮点乘加结构 | 第15-16页 |
| ·128 位浮点乘加结构 | 第16-18页 |
| ·课题主要工作 | 第18-19页 |
| ·论文结构 | 第19-20页 |
| 第二章 128 位全流水浮点乘加部件的设计与优化 | 第20-36页 |
| ·128 位浮点乘加部件体系结构 | 第20-24页 |
| ·总体结构 | 第20-21页 |
| ·流水线结构分析 | 第21-22页 |
| ·流水线结构优化 | 第22-24页 |
| ·符号位和指数位运算 | 第24-26页 |
| ·符号位通路 | 第24-26页 |
| ·指数通路 | 第26页 |
| ·对阶移位 | 第26-30页 |
| ·对阶移位算法概述 | 第26-28页 |
| ·优化设计 | 第28-30页 |
| ·分块乘法 | 第30-33页 |
| ·分块乘法原理 | 第30-31页 |
| ·乘法模块部分积生成及树形压缩 | 第31-33页 |
| ·实验结果与比较 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 三输入前导零预测算法设计与优化 | 第36-46页 |
| ·算法概述 | 第36-39页 |
| ·二输入LZA 算法 | 第36-37页 |
| ·三输入LZA 算法推导 | 第37-39页 |
| ·三输入前导0 体系结构 | 第39-44页 |
| ·结构分析 | 第40-41页 |
| ·超宽位编码树优化设计 | 第41-43页 |
| ·流水线设计 | 第43-44页 |
| ·实验结果分析 | 第44页 |
| ·本章小结 | 第44-46页 |
| 第四章 基于双通路加法器的设计与优化 | 第46-53页 |
| ·单通路浮点乘加部件体系结构分析 | 第46-47页 |
| ·双通路加法器原理 | 第47-48页 |
| ·双通路乘加融合结构优化设计 | 第48-52页 |
| ·close 通路结构设计 | 第49页 |
| ·far 通路结构设计 | 第49-50页 |
| ·舍入处理 | 第50-52页 |
| ·结果评估 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第五章 系统测试与验证 | 第53-65页 |
| ·测试流程 | 第53-54页 |
| ·系统级测试模型 | 第54-58页 |
| ·参考模型 | 第54-55页 |
| ·特殊数据测试 | 第55-57页 |
| ·全系统测试 | 第57-58页 |
| ·测试向量生成 | 第58-63页 |
| ·测试用例生成基本原理 | 第58-59页 |
| ·分段测试用例生成 | 第59-60页 |
| ·基于异常分类的测试用例生成 | 第60-63页 |
| ·实验结果分析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 结束语 | 第65-67页 |
| ·课题工作总结 | 第65页 |
| ·工作展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 作者在读期间取得的学术成果 | 第72页 |
