基于FPGA的视频采集系统设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题背景 | 第10页 |
| ·AUV 视觉系统的国内外研究现状 | 第10-13页 |
| ·国内研究现状 | 第11-12页 |
| ·国外研究现状 | 第12-13页 |
| ·图像采集的国内外研究动态 | 第13-15页 |
| ·研究动态 | 第13-14页 |
| ·发展趋势 | 第14-15页 |
| ·本文的主要工作 | 第15-16页 |
| ·本文的内容和结构 | 第16-17页 |
| 第2章 可编程逻辑器件硬件选型 | 第17-25页 |
| ·引言 | 第17页 |
| ·FPGA 介绍 | 第17-20页 |
| ·可编程逻辑器件 | 第17-18页 |
| ·可编程逻辑器件分类 | 第18-19页 |
| ·FPGA 与CPLD 的区别 | 第19-20页 |
| ·FPGA 技术 | 第20页 |
| ·FPGA 设计流程 | 第20-22页 |
| ·VERILOG HDL 介绍 | 第22页 |
| ·软硬件开发平台 | 第22-24页 |
| ·硬件开发平台 | 第22-23页 |
| ·软件开发平台 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 视频采集系统的硬件设计 | 第25-37页 |
| ·视频采集系统 | 第25-29页 |
| ·模拟视频 | 第25-28页 |
| ·数字视频 | 第28-29页 |
| ·视频采集系统的框图 | 第29页 |
| ·中央处理器 | 第29-30页 |
| ·CCD 摄像头 | 第30-31页 |
| ·视频解码模块的设计 | 第31-33页 |
| ·视频解码芯片SAA7113H | 第31-32页 |
| ·视频解码电路的设计 | 第32-33页 |
| ·视频编码模块的设计 | 第33-34页 |
| ·视频编码芯片SAA7121 | 第33-34页 |
| ·视频编码电路的设计 | 第34页 |
| ·存储模块的设计 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 视频采集系统的软件设计 | 第37-48页 |
| ·FPGA 的配置 | 第37-38页 |
| ·I~2C 总线接口模块 | 第38-43页 |
| ·I~2C 总线 | 第38-39页 |
| ·I~2C 总线的数据传输协议 | 第39-40页 |
| ·I~2C 总线控制器的设计 | 第40-43页 |
| ·SAA7113H/SAA7121 的配置 | 第43-44页 |
| ·FPGA 的设计原则 | 第44-47页 |
| ·面积与速度的平衡 | 第44-45页 |
| ·数据接口的同步设计 | 第45页 |
| ·合理使用PLL | 第45-46页 |
| ·信号延时 | 第46页 |
| ·亚稳态与设计可靠性 | 第46-47页 |
| ·VGA 控制模块设计 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第5章 视频增强的FPGA 实现 | 第48-58页 |
| ·图像滤波算法分析 | 第48-50页 |
| ·一种快速中值滤波算法研究 | 第50-51页 |
| ·快速中值滤波算法效果分析 | 第51-52页 |
| ·快速中值滤波算法的FPGA 实现 | 第52-57页 |
| ·本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第63-64页 |
| 致谢 | 第64-65页 |
| 附录 电路图 | 第65-67页 |
