折叠内插模数转换器的高速、低功耗低电压设计方法研究
目录 | 第1-8页 |
图汇总 | 第8-13页 |
表汇总 | 第13-14页 |
摘要 | 第14-16页 |
Abstract | 第16-18页 |
第一章 引言 | 第18-30页 |
·高速模数转换器的研究背景 | 第18-23页 |
·应用 | 第18-20页 |
·研究现状 | 第20-23页 |
·论文的研究目标和组织结构 | 第23-26页 |
·研究目标 | 第23页 |
·主要工作 | 第23-24页 |
·创新点 | 第24-25页 |
·组织结构 | 第25-26页 |
参考文献 | 第26-30页 |
第二章 高速模数转换器概述 | 第30-40页 |
·模数转换器参数定义 | 第30-32页 |
·基本参数 | 第30-31页 |
·静态参数 | 第31页 |
·动态参数 | 第31-32页 |
·综合参数 | 第32页 |
·高速模数转换器结构 | 第32-36页 |
·全并行模数转换器 | 第33页 |
·内插式模数转换器 | 第33-34页 |
·折叠式模数转换器 | 第34-35页 |
·并行结构模数转换器 | 第35-36页 |
·折叠内插结构的优势与局限 | 第36-38页 |
·优势 | 第36-37页 |
·局限 | 第37-38页 |
参考文献 | 第38-40页 |
第三章 折叠内插的速度优化 | 第40-58页 |
·级联放大器的信号延时 | 第40-42页 |
·级间流水线结构 | 第42-47页 |
·级间流水线+折叠内插 | 第43-44页 |
·双二极管栅压自举级间采样开关 | 第44-47页 |
·级联失调平均 | 第47-55页 |
·失调平均原理 | 第47-53页 |
·对速度的限制与解决方法 | 第53-55页 |
参考文献 | 第55-58页 |
第四章 折叠内插的低功耗低电压设计 | 第58-74页 |
·折叠系数与内插系数 | 第58-60页 |
·粗细子联合编码 | 第60-61页 |
·级联放大器的增益 | 第61-63页 |
·轨到轨输入预放大器 | 第63-65页 |
·级联折叠放大器 | 第65-68页 |
·输入连接改进的有源内插放大器 | 第68-70页 |
·带有冗余重置开关的比较器 | 第70-72页 |
参考文献 | 第72-74页 |
第五章 低电压折叠内插ADC的实现 | 第74-116页 |
·结构与时序 | 第74-76页 |
·单一跟踪保持电路 | 第76-84页 |
·采样开关 | 第78-82页 |
·保持电容 | 第82页 |
·电压驱动器 | 第82-84页 |
·输入预放大器 | 第84-86页 |
·折叠电路 | 第86-87页 |
·内插电路 | 第87-88页 |
·比较器 | 第88-91页 |
·数字编码 | 第91-96页 |
·气泡效应和亚稳态 | 第91-93页 |
·位同步 | 第93-94页 |
·数字编码电路实现 | 第94-96页 |
·时钟抖动 | 第96-97页 |
·电路仿真结果 | 第97页 |
·在双通道模数转换器中的应用 | 第97-100页 |
·结构与时序 | 第98页 |
·时钟电路 | 第98-99页 |
·电路仿真结果 | 第99-100页 |
·版图设计 | 第100-105页 |
·整体布局 | 第100-101页 |
·噪声隔离 | 第101-103页 |
·时钟布线 | 第103页 |
·版图匹配 | 第103页 |
·高频信号隔离 | 第103-104页 |
·芯片照片 | 第104-105页 |
·测试 | 第105-113页 |
·测试电路 | 第105-106页 |
·测试结果 | 第106-113页 |
参考文献 | 第113-116页 |
第六章 级间流水线折叠内插ADC的实现 | 第116-138页 |
·结构与时序 | 第116-118页 |
·电压驱动器 | 第118-122页 |
·预放大阵列 | 第122-123页 |
·级联失调平均 | 第123-124页 |
·级间流水线采样开关 | 第124-125页 |
·粗细子联合编码电路 | 第125-128页 |
·电路仿真结果 | 第128-129页 |
·版图设计 | 第129-131页 |
·I/O接口电路 | 第129-130页 |
·芯片照片 | 第130-131页 |
·测试结果 | 第131-136页 |
参考文献 | 第136-138页 |
第七章 总结与展望 | 第138-142页 |
·总结 | 第138-139页 |
·展望 | 第139-142页 |
发表论文清单 | 第142-144页 |
致谢 | 第144-145页 |