基于FPGA的宽带多通道信号发生器研制
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 论文内容安排 | 第19-20页 |
| 第二章 信号发生器的原理及系统设计 | 第20-32页 |
| 2.1 直接数字信号合成技术 | 第20-22页 |
| 2.1.1 直接数字频率合成 | 第20-21页 |
| 2.1.2 直接数字波形合成 | 第21-22页 |
| 2.1.3 直接数字合成技术对比 | 第22页 |
| 2.2 数字上变频 | 第22-26页 |
| 2.2.1 数字上变频原理 | 第22-23页 |
| 2.2.2 数字上变频的实现方法 | 第23-26页 |
| 2.3 信号发生器的系统介绍 | 第26-28页 |
| 2.3.1 信号发生器的设计需求 | 第26-27页 |
| 2.3.2 信号发生器的实现方案 | 第27-28页 |
| 2.4 硬件平台设计 | 第28-31页 |
| 2.4.1 芯片选型和功能 | 第28-31页 |
| 2.4.2 VPX介绍 | 第31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 信号发生器的FPGA实现 | 第32-62页 |
| 3.1 基于FPGA的系统设计 | 第32-33页 |
| 3.2 基于DDR3的乒乓存储设计 | 第33-43页 |
| 3.2.1 DDR3基础介绍 | 第33-35页 |
| 3.2.2 DDR3工作原理 | 第35-37页 |
| 3.2.3 DDR3控制器设计 | 第37-43页 |
| 3.3 第一级数字上变频 | 第43-50页 |
| 3.3.1 抗混叠内插滤波器设计 | 第43-45页 |
| 3.3.2 并行数控振荡器设计 | 第45-48页 |
| 3.3.3 高速数字上变频结果 | 第48-50页 |
| 3.4 第二级数字上变频 | 第50-60页 |
| 3.4.1 DAC39J84简介 | 第50-53页 |
| 3.4.2 第二级数字上变频设计 | 第53-56页 |
| 3.4.3 系统实际验证及技术指标 | 第56-60页 |
| 3.5 本章小结 | 第60-62页 |
| 第四章 PCI-e高速通信技术 | 第62-74页 |
| 4.1 PCI-e总线 | 第62-64页 |
| 4.2 PCI-e3.0硬核设计 | 第64-66页 |
| 4.3 DMA控制器设计 | 第66-73页 |
| 4.3.1 DMA传输过程 | 第67页 |
| 4.3.2 DMA控制器 | 第67-72页 |
| 4.3.3 DMA测试与验证 | 第72-73页 |
| 4.4 本章小结 | 第73-74页 |
| 第五章 总结与展望 | 第74-76页 |
| 5.1 本文工作总结 | 第74页 |
| 5.2 工作展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
