| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 研究现状 | 第16-17页 |
| 1.3 高速高精度流水线ADC设计难点 | 第17-18页 |
| 1.4 论文组织结构 | 第18-19页 |
| 第二章 ADC概述与架构对比 | 第19-30页 |
| 2.1 ADC概述 | 第19-20页 |
| 2.2 ADC基本参数指标 | 第20-22页 |
| 2.2.1 动态指标 | 第20-22页 |
| 2.2.2 静态指标 | 第22页 |
| 2.3 ADC基本架构比较与总结 | 第22-29页 |
| 2.3.1 Flash ADC | 第23-25页 |
| 2.3.2 SAR ADC | 第25-26页 |
| 2.3.3 Sigma-delta ADC | 第26-27页 |
| 2.3.4 Pipelined ADC | 第27-29页 |
| 2.3.5 ADC结构总结 | 第29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 流水线ADC系统设计 | 第30-68页 |
| 3.1 SHA-less结构 | 第30-33页 |
| 3.2 Sub-ADC模块 | 第33-39页 |
| 3.2.1 冗余位校准 | 第33-35页 |
| 3.2.2 模块细节 | 第35-36页 |
| 3.2.3 结构选择 | 第36-39页 |
| 3.3 MDAC模块 | 第39-43页 |
| 3.4 Pipelined ADC主要误差来源 | 第43-61页 |
| 3.4.1 采样开关误差 | 第43-45页 |
| 3.4.2 Sub-ADC中的误差 | 第45-46页 |
| 3.4.3 MDAC中的误差 | 第46-54页 |
| 3.4.4 噪声 | 第54-60页 |
| 3.4.5 时钟抖动 | 第60-61页 |
| 3.5 噪声功耗分析 | 第61-63页 |
| 3.6 双通道时间交叠结构 | 第63-67页 |
| 3.6.1 结构简介 | 第63-65页 |
| 3.6.2 误差分析 | 第65-67页 |
| 3.7 本章小结 | 第67-68页 |
| 第四章 高速高精度Pipelined ADC关键模块设计 | 第68-89页 |
| 4.1 采样开关 | 第68-70页 |
| 4.2 运算放大器 | 第70-79页 |
| 4.3 动态比较器 | 第79-83页 |
| 4.4 低抖动时钟驱动器 | 第83-88页 |
| 4.5 本章小结 | 第88-89页 |
| 第五章 数字校准 | 第89-96页 |
| 5.1 Pipelined ADC误差模型 | 第89-90页 |
| 5.2 Dithering | 第90-92页 |
| 5.3 仿真验证 | 第92-95页 |
| 5.4 本章小结 | 第95-96页 |
| 第六章 电路实现及仿真结果 | 第96-101页 |
| 6.1 仿真环境 | 第96-97页 |
| 6.2 仿真结果 | 第97-99页 |
| 6.3 性能总结 | 第99-100页 |
| 6.4 本章小结 | 第100-101页 |
| 第七章 结束语 | 第101-103页 |
| 7.1 主要工作与创新点 | 第101页 |
| 7.2 后续研究工作 | 第101-103页 |
| 参考 文献 | 第103-106页 |
| 致谢 | 第106-107页 |
| 攻读硕士学位期间以发表或录用的论文 | 第107-109页 |