| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-15页 |
| 第一章 引言 | 第15-20页 |
| 1.1 信道编码 | 第15-16页 |
| 1.2 LDPC码概述及研究现状 | 第16-17页 |
| 1.3 自适应技术 | 第17-18页 |
| 1.4 论文主要研究内容 | 第18-20页 |
| 1.4.1 主要任务 | 第18页 |
| 1.4.2 研究目标 | 第18页 |
| 1.4.3 研究方法 | 第18-19页 |
| 1.4.4 章节安排 | 第19-20页 |
| 第二章 LDPC码基本原理与自适应技术 | 第20-28页 |
| 2.1 线性分组码 | 第20-21页 |
| 2.2 LDCP码定义 | 第21-22页 |
| 2.3 QC-LDPC概述与编码算法 | 第22-24页 |
| 2.3.1 QC-LDPC概述 | 第22-23页 |
| 2.3.2 QC-LDPC编码算法 | 第23-24页 |
| 2.4 自适应技术关键技术分析 | 第24-27页 |
| 2.4.1 自适应编码调制技术 | 第24-25页 |
| 2.4.2 二阶矩-四阶矩估计算法信噪比估计算法 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 LDPC译码原理及算法仿真 | 第28-61页 |
| 3.1 硬判决译码算法基本原理 | 第28-34页 |
| 3.1.1 比特反转（BF）译码算法 | 第28-29页 |
| 3.1.2 比特反转译码算法的改进算法 | 第29-30页 |
| 3.1.3 梯度下降比特反转（GDBF）译码算法 | 第30-33页 |
| 3.1.4 GDBF译码算法改进 | 第33-34页 |
| 3.2 软判决译码算法基本原理 | 第34-43页 |
| 3.2.1 消息传递算法 | 第34页 |
| 3.2.2 BP译码算法原理 | 第34-37页 |
| 3.2.3 LDPC码迭代概率译码算法 | 第37-38页 |
| 3.2.4 和积译码算法 | 第38-40页 |
| 3.2.5 最小和译码算法 | 第40-42页 |
| 3.2.6 归一化最小和译码算法 | 第42-43页 |
| 3.3 系统仿真分析 | 第43-57页 |
| 3.3.1 仿真系统整体设计 | 第43-44页 |
| 3.3.2 LDPC算法译码性能仿真 | 第44-48页 |
| 3.3.3 自适应LDPC码译码器参数分析 | 第48-51页 |
| 3.3.4 归一化因子的确定 | 第51页 |
| 3.3.5 量化方案的确定 | 第51-57页 |
| 3.4 自适应LDPC译码器方案设计 | 第57-60页 |
| 3.4.1 自适应LDPC译码器模式确定 | 第57-59页 |
| 3.4.2 自适应编码调制系统的反馈机制 | 第59-60页 |
| 3.5 本章小结 | 第60-61页 |
| 第四章 自适应LDPC码译码器FPGA实现 | 第61-85页 |
| 4.1 自适应译码器硬件结构整体设计 | 第61-68页 |
| 4.1.1 LDPC码译码流程 | 第61-62页 |
| 4.1.2 译码器硬件结构分析 | 第62-64页 |
| 4.1.3 自适应译码器硬件设计方案确定 | 第64-66页 |
| 4.1.4 译码器整体设计 | 第66-68页 |
| 4.2 归一化最小和译码算法自适应译码器模块设计 | 第68-80页 |
| 4.2.1 数据输入模块 | 第68-70页 |
| 4.2.2 控制模块 | 第70-72页 |
| 4.2.3 校验节点处理单元 | 第72-75页 |
| 4.2.4 变量节点计算模块 | 第75-76页 |
| 4.2.5 CNU_RAM模块与VNU_RAM模块 | 第76-78页 |
| 4.2.6 校验模块与输出模块 | 第78-80页 |
| 4.3 简化GDBF译码算法自适应译码器设计模块设计 | 第80-82页 |
| 4.3.1 GDBF译码器整体设计 | 第80-81页 |
| 4.3.2 控制模块 | 第81-82页 |
| 4.4 功能仿真 | 第82-84页 |
| 4.4.1 LDPC译码器功能仿真 | 第83-84页 |
| 4.4.2 LDPC译码器吞吐率分析 | 第84页 |
| 4.5 本章小结 | 第84-85页 |
| 第五章 LDPC译码器的综合与验证 | 第85-94页 |
| 5.1 LDPC码译码器测试平台的建立 | 第85-87页 |
| 5.1.1 MATLAB串.控制 | 第85页 |
| 5.1.2 译码器接.电路设计 | 第85-87页 |
| 5.2 硬件平台简介 | 第87-90页 |
| 5.3 LDPC码译码器时序分析 | 第90页 |
| 5.4 LDPC码译码器板级验证 | 第90-93页 |
| 5.4.1 LDPC码译码器验证流程 | 第90-91页 |
| 5.4.2 自适应LDPC码译码器板级实测结果 | 第91-93页 |
| 5.5 本章小结 | 第93-94页 |
| 第六章 总结与展望 | 第94-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-99页 |
| 在学期间取得的与学位论文相关的研究成果 | 第99-100页 |