四通道数字三维示波器存储系统的硬件设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.2 国内外存储系统研究现状 | 第11-12页 |
| 1.3 本课题选取意义与任务 | 第12-14页 |
| 第二章 四通道数字三维示波器存储系统总体设计 | 第14-23页 |
| 2.1 数字三维示波器存储系统的基本原理 | 第14页 |
| 2.2 四通道数字三维示波器存储系统硬件总体设计 | 第14-19页 |
| 2.2.1 高速数据深存储设计 | 第16-17页 |
| 2.2.2 存储系统硬件后处理模块 | 第17-18页 |
| 2.2.3 数据显示模块设计 | 第18-19页 |
| 2.3 存储系统主要芯片选型 | 第19-22页 |
| 2.3.1 高速数据深存储芯片选型 | 第19-21页 |
| 2.3.2 显示存储芯片选型 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 四通道高速数据深存储设计 | 第23-46页 |
| 3.1 四通道高速数据深存储总体硬件设计 | 第23-25页 |
| 3.2 DDR2 SDRAM的介绍 | 第25-31页 |
| 3.2.1 DDR2 SDRAM关键技术 | 第26-28页 |
| 3.2.2 DDR2 SDRAM关键参数计算 | 第28-31页 |
| 3.3 FPGA中存储控制模块的设计与实现 | 第31-37页 |
| 3.3.1 MCB时钟系统的设计 | 第31-32页 |
| 3.3.2 数据采集存储交互模块的设计 | 第32-36页 |
| 3.3.3 DDR2 SDRAM接.电路 | 第36-37页 |
| 3.4 深存储中关键技术的研究与设计 | 第37-45页 |
| 3.4.1 深存储中触发功能的设计 | 第37-40页 |
| 3.4.2 分区交替存储技术的研究设计 | 第40-42页 |
| 3.4.3 深存储数据抽取和时基的设计 | 第42-44页 |
| 3.4.4 可变存储深度技术的研究设计 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 存储系统辅助模块设计 | 第46-61页 |
| 4.1 数字触发模块的设计 | 第46-54页 |
| 4.1.1 传统数字触发的原理 | 第46-47页 |
| 4.1.2 硬件电路找触发点分析 | 第47-49页 |
| 4.1.3 数字触发的改进 | 第49-50页 |
| 4.1.4 数字触发模块的设计与验证 | 第50-54页 |
| 4.2 高分辨率采集模块的设计 | 第54-60页 |
| 4.2.1 提高分辨率的原理 | 第54-56页 |
| 4.2.2 高分辨率采集模块的数字设计 | 第56-58页 |
| 4.2.3 高分辨率采集模块验证与分析 | 第58-60页 |
| 4.3 本章小结 | 第60-61页 |
| 第五章 其他存储功能模块研究与设计 | 第61-68页 |
| 5.1 分段存储功能的研究与设计 | 第61-64页 |
| 5.1.1 分段存储的原理 | 第61-62页 |
| 5.1.2 分段存储功能的设计 | 第62-63页 |
| 5.1.3 分段存储功能的验证 | 第63-64页 |
| 5.2 硬件实时波形录制功能的研究与设计 | 第64-67页 |
| 5.2.1 硬件实时波形录制的原理 | 第64-65页 |
| 5.2.2 硬件实时波形录制方案的研究设计 | 第65-67页 |
| 5.3 本章小结 | 第67-68页 |
| 第六章 系统调试及验证 | 第68-76页 |
| 6.1 系统调试中问题及解决 | 第68-69页 |
| 6.2 系统性能指标验证 | 第69-75页 |
| 6.2.1 深存储功能验证 | 第69-72页 |
| 6.2.2 波形捕获率验证 | 第72-73页 |
| 6.2.3 硬件实时波形录制验证 | 第73-75页 |
| 6.3 本章小结 | 第75-76页 |
| 第七章 总结与展望 | 第76-78页 |
| 7.1 课题结论 | 第76页 |
| 7.2 课题展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
