基于FPGA的图像采集处理系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究目的和意义 | 第10页 |
| 1.2 研究背景及现状 | 第10-14页 |
| 1.2.1 研究背景 | 第10-11页 |
| 1.2.2 国内外研究现状 | 第11-14页 |
| 1.3 本文研究内容和组织结构 | 第14-16页 |
| 第二章 系统设计相关技术介绍 | 第16-24页 |
| 2.1 CMOS图像传感器简介 | 第16-18页 |
| 2.2 双线性插值算法简介 | 第18-19页 |
| 2.3 中值滤波算法简介 | 第19-21页 |
| 2.4 SPI接.简介 | 第21-22页 |
| 2.5 乒乓操作简介 | 第22-23页 |
| 2.6 同步SLAVE FIFO数据传输模式简介 | 第23页 |
| 2.7 本章小结 | 第23-24页 |
| 第三章 系统设计指标及总体方案 | 第24-29页 |
| 3.1 系统设计目标和芯片选型 | 第24页 |
| 3.2 系统总体设计方案 | 第24-26页 |
| 3.3 系统硬件设计方案 | 第26-27页 |
| 3.4 FPGA内部逻辑设计方案 | 第27-28页 |
| 3.5 本章小结 | 第28-29页 |
| 第四章 系统硬件电路设计 | 第29-38页 |
| 4.1 电源电路设计 | 第29-31页 |
| 4.1.1 FPGA +3.3V电源产生电路设计 | 第29-30页 |
| 4.1.2 FPGA +1.2V电源产生电路设计 | 第30页 |
| 4.1.3 电源去耦设计 | 第30-31页 |
| 4.2 图像采集电路设计 | 第31-33页 |
| 4.3 FPGA配置电路设计 | 第33-34页 |
| 4.4 数据缓存及传输电路设计 | 第34-36页 |
| 4.4.1 数据缓存电路设计 | 第34-35页 |
| 4.4.2 数据传输电路设计 | 第35-36页 |
| 4.5 系统PCB设计 | 第36-37页 |
| 4.6 本章小结 | 第37-38页 |
| 第五章 FPGA内部逻辑设计 | 第38-66页 |
| 5.1 图像传感器控制模块设计 | 第38-43页 |
| 5.1.1 SPI时序控制模块设计 | 第38-40页 |
| 5.1.2 图像获取模块设计 | 第40-43页 |
| 5.2 SDRAM控制模块设计 | 第43-52页 |
| 5.2.1 SDRAM状态控制模块设计 | 第43-46页 |
| 5.2.2 SDRAM命令控制模块设计 | 第46-47页 |
| 5.2.3 SDRAM读写控制模块设计 | 第47-48页 |
| 5.2.4 SDRAM数据传输模块设计 | 第48-49页 |
| 5.2.5 SDRAM乒乓操作模块设计 | 第49-50页 |
| 5.2.6 SDRAM控制模块工作仿真 | 第50-52页 |
| 5.3 图像预处理模块设计 | 第52-59页 |
| 5.3.1 图像格式转换模块设计 | 第52-54页 |
| 5.3.2 图像降噪模块设计 | 第54-59页 |
| 5.4 USB 2.0 控制模块设计 | 第59-65页 |
| 5.4.1 CY7C68013芯片工作模式概述 | 第59-61页 |
| 5.4.2 USB状态控制模块设计 | 第61页 |
| 5.4.3 USB命令处理模块设计 | 第61-63页 |
| 5.4.4 USB数据传输模块设计 | 第63页 |
| 5.4.5 USB2.0 控制模块工作仿真 | 第63-65页 |
| 5.5 本章小结 | 第65-66页 |
| 第六章 系统测试 | 第66-70页 |
| 6.1 系统硬件测试 | 第66页 |
| 6.1.1 图像采集部分测试 | 第66页 |
| 6.1.2 系统主控部分测试 | 第66页 |
| 6.2 数据传输测试 | 第66-68页 |
| 6.3 系统图像采集测试 | 第68页 |
| 6.4 系统预处理测试 | 第68-69页 |
| 6.5 本章小结 | 第69-70页 |
| 第七章 总结与展望 | 第70-72页 |
| 7.1 论文工作总结 | 第70-71页 |
| 7.2 下一步工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
