基于GPU的数据连接操作技术优化研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究问题 | 第11-12页 |
| 1.3 国内外研究现状 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 相关技术介绍 | 第14-26页 |
| 2.1 GPU 并行机制 | 第14-16页 |
| 2.1.1 GPU 技术概述 | 第14-15页 |
| 2.1.2 GPU 多核并行 | 第15-16页 |
| 2.2 CUDA 框架介绍 | 第16-25页 |
| 2.2.1 CUDA 编程模型 | 第16-19页 |
| 2.2.2 CUDA 软件架构 | 第19-21页 |
| 2.2.3 CUDA 存储器模型 | 第21-24页 |
| 2.2.4 CUDA 通信机制 | 第24-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 数据连接操作 | 第26-40页 |
| 3.1 数据查询操作概述 | 第26-27页 |
| 3.2 数据连接操作方法 | 第27-38页 |
| 3.2.1 数据连接并行技术 | 第27-28页 |
| 3.2.2 嵌套循环连接方法 | 第28-31页 |
| 3.2.2.1 连接执行算法 | 第29-31页 |
| 3.2.3 排序-合并连接方法 | 第31-34页 |
| 3.2.3.1 连接执行算法 | 第32-34页 |
| 3.2.4 哈希连接方法 | 第34-38页 |
| 3.2.4.1 连接执行算法 | 第36-38页 |
| 3.3 本章小结 | 第38-40页 |
| 第四章 数据连接操作优化实现 | 第40-59页 |
| 4.1 在 CPU 上实现数据连接操作并行优化 | 第41-49页 |
| 4.1.1 嵌套循环连接并行实现 | 第43-46页 |
| 4.1.2 排序合并连接并行实现 | 第46页 |
| 4.1.3 哈希连接并行实现 | 第46-49页 |
| 4.2 在 GPU 上实现数据连接操作并行优化 | 第49-58页 |
| 4.2.1 嵌套循环连接并行实现 | 第49-51页 |
| 4.2.2 排序合并连接并行实现 | 第51-53页 |
| 4.2.2.1 排序阶段 | 第51-52页 |
| 4.2.2.2 合并阶段 | 第52-53页 |
| 4.2.3 哈希连接并行实现 | 第53-58页 |
| 4.2.3.1 哈希表结构 | 第53-54页 |
| 4.2.3.2 哈希分桶阶段 | 第54-57页 |
| 4.2.3.3 桶内连接阶段 | 第57-58页 |
| 4.2.4 连接结果输出 | 第58页 |
| 4.3 本章小结 | 第58-59页 |
| 第五章 实验设计与结果分析 | 第59-66页 |
| 5.1 实验环境 | 第59-60页 |
| 5.1.1 硬件环境 | 第59页 |
| 5.1.2 软件环境 | 第59-60页 |
| 5.1.3 测试方法 | 第60页 |
| 5.2 执行实验与结果分析 | 第60-65页 |
| 5.2.1 实验数据准备 | 第60页 |
| 5.2.2 线程数确定 | 第60-61页 |
| 5.2.3 嵌套循环连接实验 | 第61-62页 |
| 5.2.4 排序合并连接实验 | 第62-63页 |
| 5.2.5 哈希连接实验 | 第63-64页 |
| 5.2.6 数据偏斜测试实验 | 第64-65页 |
| 5.3 本章小结 | 第65-66页 |
| 总结与展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间取得的研究成果 | 第72-73页 |
| 致谢 | 第73-74页 |
| 附件 | 第74页 |
