| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号说明 | 第20-22页 |
| 第1章 绪论 | 第22-30页 |
| 1.1 研究背景 | 第22-24页 |
| 1.2 SAR ADC的研究现状 | 第24-27页 |
| 1.3 本文研究内容和贡献 | 第27页 |
| 1.4 论文结构安排 | 第27-30页 |
| 第2章 逐次逼近型模数转换器概述 | 第30-62页 |
| 2.1 ADC的基本概念 | 第30-35页 |
| 2.1.1 ADC的量化噪声 | 第30-31页 |
| 2.1.2 ADC的性能参数 | 第31-35页 |
| 2.1.3 ADC的速度、精度与功耗 | 第35页 |
| 2.2 SAR ADC的基本原理和结构组成 | 第35-37页 |
| 2.3 跟踪保持电路 | 第37-46页 |
| 2.3.1 采样开关的常见结构 | 第38-39页 |
| 2.3.2 非理想分析 | 第39-46页 |
| 2.4 DAC | 第46-51页 |
| 2.4.1 电容型DAC的结构和原理 | 第46-48页 |
| 2.4.2 非理想分析 | 第48-51页 |
| 2.5 动态比较器 | 第51-59页 |
| 2.5.1 动态比较器的原理 | 第51-52页 |
| 2.5.2 动态比较器的噪声 | 第52-55页 |
| 2.5.3 动态比较器的失调 | 第55-59页 |
| 2.5.4 动态比较器的延时和亚稳态 | 第59页 |
| 2.6 逐次逼近逻辑 | 第59-61页 |
| 2.6.1 SA逻辑的结构和原理 | 第59-60页 |
| 2.6.2 同步SA逻辑和异步SA逻辑 | 第60-61页 |
| 2.7 本章小结 | 第61-62页 |
| 第3章 异步SAR ADC中高速高能效数字逻辑的实现 | 第62-90页 |
| 3.1 逐次逼近逻辑功耗与速度分析 | 第63-69页 |
| 3.1.1 延时分析 | 第64-65页 |
| 3.1.2 功耗分析 | 第65-69页 |
| 3.2 高速高能效数字逻辑设计 | 第69-74页 |
| 3.2.1 直通型逐次逼近逻辑 | 第69页 |
| 3.2.2 自锁三态门 | 第69-72页 |
| 3.2.3 全摆幅单次触发型DFF | 第72-74页 |
| 3.3 高速低功耗SAR ADC电路设计 | 第74-82页 |
| 3.3.1 双比较器顺序切换结构 | 第75-76页 |
| 3.3.2 开关电容DAC | 第76-79页 |
| 3.3.3 采样保持电路 | 第79-80页 |
| 3.3.4 动态比较器及其亚稳态保护电路 | 第80-81页 |
| 3.3.5 异步时钟产生电路 | 第81-82页 |
| 3.4 芯片测试 | 第82-88页 |
| 3.4.1 测试平台 | 第83-85页 |
| 3.4.2 PCB设计 | 第85页 |
| 3.4.3 测试结果 | 第85-88页 |
| 3.5 本章小结 | 第88-90页 |
| 第4章 单通道高速SAR ADC研究与设计 | 第90-114页 |
| 4.1 异步SAR ADC转换速率分析 | 第90-91页 |
| 4.2 常见单通道高速SAR ADC架构 | 第91-95页 |
| 4.3 双向试验型异步架构 | 第95-103页 |
| 4.3.1 架构思想及原理 | 第96-99页 |
| 4.3.2 转换速度 | 第99页 |
| 4.3.3 功耗与硬件开销 | 第99-102页 |
| 4.3.4 失配分析 | 第102-103页 |
| 4.4 模块电路设计 | 第103-110页 |
| 4.4.1 DAC | 第103-107页 |
| 4.4.2 比较器控制逻辑 | 第107页 |
| 4.4.3 逐次逼近逻辑 | 第107-109页 |
| 4.4.4 DAC开关控制逻辑 | 第109-110页 |
| 4.5 仿真结果 | 第110-111页 |
| 4.6 本章小结 | 第111-114页 |
| 第5章 噪声整形混合架构SAR ADC研究与设计 | 第114-148页 |
| 5.1 过采样与噪声整形的原理 | 第114-117页 |
| 5.1.1 过采样技术 | 第114-116页 |
| 5.1.2 噪声整形技术与∑-△调制 | 第116-117页 |
| 5.2 噪声整形混合架构SAR ADC建模 | 第117-129页 |
| 5.2.1 噪声整形与SAR ADC的兼容性分析 | 第117-121页 |
| 5.2.2 参考电压反馈模型 | 第121-127页 |
| 5.2.3 采样反馈模型 | 第127-129页 |
| 5.3 基于双误差反馈通路的噪声整形SAR ADC系统设计 | 第129-137页 |
| 5.3.1 系统结构与工作过程 | 第129-130页 |
| 5.3.2 线性模型 | 第130-134页 |
| 5.3.3 非理想因素分析 | 第134-137页 |
| 5.4 关键电路模块设计 | 第137-145页 |
| 5.4.1 全差分电压缓冲器 | 第137-139页 |
| 5.4.2 DAC和模拟相加电路 | 第139-143页 |
| 5.4.3 四输入比较器 | 第143-144页 |
| 5.4.4 时钟产生电路 | 第144-145页 |
| 5.5 仿真与测试结果 | 第145-147页 |
| 5.6 本章小结 | 第147-148页 |
| 第6章 总结与展望 | 第148-150页 |
| 6.1 工作总结 | 第148-149页 |
| 6.2 未来展望 | 第149-150页 |
| 参考文献 | 第150-158页 |
| 致谢 | 第158-160页 |
| 在读期间发表的学术论文与取得的研究成果 | 第160-161页 |