基于PXI总线的高速数据采集模块的研制开发
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第9-14页 |
| 1.1 自动测试系统与总线技术发展概况 | 第9-11页 |
| 1.2 国内外现状及发展概况 | 第11-12页 |
| 1.3 研究背景及意义 | 第12-13页 |
| 1.4 本文的主要内容及论文的结构 | 第13-14页 |
| 2 方案设计与论证 | 第14-21页 |
| 2.1 方案设计 | 第14-20页 |
| 2.1.1 功能模块的设计方案 | 第14-15页 |
| 2.1.2 PXI总线接口方案选择 | 第15-16页 |
| 2.1.3 FPGA器件选择 | 第16-17页 |
| 2.1.4 SRAM的选择 | 第17页 |
| 2.1.5 高速串行总线设计 | 第17-18页 |
| 2.1.6 端口驱动设计 | 第18页 |
| 2.1.7 同步功能设计 | 第18页 |
| 2.1.8 PXI总线技术指标及要求 | 第18-19页 |
| 2.1.9 高速数据采集模块技术指标及要求 | 第19页 |
| 2.1.10 软件设计 | 第19-20页 |
| 2.2 本章小结 | 第20-21页 |
| 3 硬件电路设计 | 第21-38页 |
| 3.1 PXI接口电路设计 | 第21-35页 |
| 3.1.1 PXI总线简介及特点 | 第21-22页 |
| 3.1.2 PXI接口电路的实现 | 第22-24页 |
| 3.1.3 EEPROM的配置 | 第24-25页 |
| 3.1.4 DDS时钟电路的设计 | 第25-27页 |
| 3.1.5 ZBT SRAM的控制与实现 | 第27-28页 |
| 3.1.6 FPGA内电路设计 | 第28-35页 |
| 3.2 高速数据采集模块PCB的设计 | 第35-37页 |
| 3.2.1 PXI接口部分的PCB设计 | 第35页 |
| 3.2.2 高速电路的PCB设计 | 第35-37页 |
| 3.3 本章小结 | 第37-38页 |
| 4 软件设计 | 第38-49页 |
| 4.1 软件组成 | 第38-41页 |
| 4.1.1 LabWindows/CVI介绍 | 第39-40页 |
| 4.1.2 VPP仪器的驱动简述 | 第40-41页 |
| 4.2 底层驱动的实现 | 第41-45页 |
| 4.2.1 INF文件生成 | 第42-43页 |
| 4.2.2 驱动程序的编写 | 第43-44页 |
| 4.2.3 功能函数的实现 | 第44-45页 |
| 4.3 软面板的设计 | 第45-48页 |
| 4.4 本章小结 | 第48-49页 |
| 5 系统调试与验证 | 第49-53页 |
| 5.1 硬件调试与验证 | 第49-51页 |
| 5.2 遇到的问题及解决办法 | 第51-52页 |
| 5.3 本章小结 | 第52-53页 |
| 6 结论 | 第53-54页 |
| 7 附录 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 攻读学位期间获奖和发表论文情况 | 第60页 |
