摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第15-22页 |
1.1 研究背景与意义 | 第15-17页 |
1.2 国内外研究现状 | 第17-20页 |
1.3 研究内容与创新 | 第20-21页 |
1.4 论文结构与安排 | 第21-22页 |
第二章 基本概念 | 第22-37页 |
2.1 CDR 电路在光纤通信系统中的作用 | 第22-23页 |
2.2 随机性 NRZ 码的频谱特性 | 第23-25页 |
2.3 CDR 电路中的关键指标相位抖动 | 第25-35页 |
2.3.1 相位抖动的定义 | 第25-26页 |
2.3.2 相位抖动的分类及来源 | 第26-28页 |
2.3.3 相位抖动的数学模型 | 第28-33页 |
2.3.4 抖动容限 | 第33-34页 |
2.3.5 自身抖动 | 第34页 |
2.3.6 抖动传输 | 第34-35页 |
2.4 10G-EPON 物理层中的关键指标 | 第35-36页 |
2.5 本章小结 | 第36-37页 |
第三章 非线性 bang-bang CDR 环路的分析 | 第37-65页 |
3.1 一阶 bang-bang CDR 环路的分析 | 第37-45页 |
3.1.1 一阶环路的动态特性 | 第37-39页 |
3.1.2 环路不发生斜率过载现象的条件 | 第39-40页 |
3.1.3 一阶环路的抖动容限 | 第40-42页 |
3.1.4 一阶环路的自身抖动 | 第42-43页 |
3.1.5 一阶环路的抖动传输 | 第43-44页 |
3.1.6 阶跃输入相位的响应 | 第44页 |
3.1.7 阶跃输入频率的响应 | 第44-45页 |
3.2 二阶 bang-bang CDR 环路的分析 | 第45-59页 |
3.2.1 二阶环路的动态特性 | 第45-47页 |
3.2.2 环路不发生斜率过载现象的条件 | 第47-48页 |
3.2.3 二阶环路的抖动容限 | 第48-57页 |
3.2.4 二阶环路的自身抖动 | 第57页 |
3.2.5 二阶环路的抖动传输 | 第57-58页 |
3.2.6 阶跃输入相位的响应 | 第58页 |
3.2.7 阶跃输入频率的响应 | 第58-59页 |
3.3 提出标准化的设计流程与 10G-EPON 中关键指标的分解 | 第59-64页 |
3.3.1 提出标准化的设计流程 | 第59-61页 |
3.3.2 10G-EPON 中关键指标的分解 | 第61-62页 |
3.3.3 10G-EPON 中关键指标的验证 | 第62-64页 |
3.4 本章小结 | 第64-65页 |
第四章 高速 CDR 电路的设计与仿真 | 第65-109页 |
4.1 高速 CDR 电路的拓扑结构 | 第65-67页 |
4.2 非线性 bang-bang 鉴相器 | 第67-82页 |
4.2.1 全速率 Alexander 鉴相器 | 第67-69页 |
4.2.2 半速率 I 型 Alexander 鉴相器 | 第69-70页 |
4.2.3 半速率 II 型 Alexander 鉴相器 | 第70-71页 |
4.2.4 半速率非三态鉴相器 | 第71-73页 |
4.2.5 改进型半速率 Alexander 鉴相器 | 第73-82页 |
4.3 基于 Cross-Coupled LC 振荡器的 QVCO | 第82-104页 |
4.3.1 产生正交信号的电路结构 | 第82-84页 |
4.3.2 QVCO 的工作原理 | 第84-90页 |
4.3.3 QVCO 的关键指标 | 第90-93页 |
4.3.4 QVCO 的设计与仿真 | 第93-104页 |
4.4 高速电荷泵与环路滤波器 | 第104-105页 |
4.5 高速 CDR 整体电路的仿真 | 第105-108页 |
4.6 本章小结 | 第108-109页 |
第五章 版图设计与芯片测试 | 第109-119页 |
5.1 高速 CDR 电路的版图设计 | 第109-110页 |
5.2 改进型鉴相器的后仿结果 | 第110-111页 |
5.3 QVCO 的后仿结果 | 第111-113页 |
5.4 CDR 整体电路的后仿结果 | 第113-115页 |
5.5 QVCO 芯片的测试与分析 | 第115-118页 |
5.6 本章小结 | 第118-119页 |
第六章 总结与展望 | 第119-121页 |
致谢 | 第121-122页 |
参考文献 | 第122-131页 |
攻硕期间的研究成果 | 第131-132页 |