基于FPGA的一体式射频EAS检测器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第9-12页 |
| 1.1 背景及意义 | 第9页 |
| 1.2 EAS技术简介 | 第9-11页 |
| 1.3 射频EAS国内现状 | 第11页 |
| 1.4 本文主要内容 | 第11-12页 |
| 2 EAS工作原理及算法 | 第12-22页 |
| 2.1 传统EAS工作原理 | 第12页 |
| 2.2 存在问题及解决方案 | 第12-13页 |
| 2.2.1 检测距离近 | 第12-13页 |
| 2.2.2 检测场分布不均匀 | 第13页 |
| 2.2.3 抗干扰能力弱 | 第13页 |
| 2.2.4 多台设备互相干扰 | 第13页 |
| 2.2.5 环境适应能力差 | 第13页 |
| 2.3 一体式EAS工作原理及算法分析 | 第13-19页 |
| 2.4 工作流程 | 第19-20页 |
| 2.5 工作时序 | 第20-22页 |
| 3 系统电路设计 | 第22-25页 |
| 3.1 电路拓扑结构 | 第22-23页 |
| 3.2 FPGA器件选型 | 第23-24页 |
| 3.3 模块设计原则 | 第24页 |
| 3.4 系统功能 | 第24-25页 |
| 4 系统软件设计 | 第25-45页 |
| 4.1 软件设计框图 | 第25-26页 |
| 4.2 时序控制 | 第26-28页 |
| 4.2.1 模块功能 | 第26-27页 |
| 4.2.2 设计实现 | 第27-28页 |
| 4.3 SPI通信 | 第28-30页 |
| 4.3.1 模块功能 | 第28页 |
| 4.3.2 同步串行通信原理 | 第28-29页 |
| 4.3.3 系统通信协议 | 第29页 |
| 4.3.4 设计实现 | 第29-30页 |
| 4.4 数据存储 | 第30-33页 |
| 4.4.1 模块功能 | 第30-31页 |
| 4.4.2 设计实现 | 第31-33页 |
| 4.5 报警模块 | 第33-34页 |
| 4.5.1 模块功能 | 第33页 |
| 4.5.2 设计实现 | 第33-34页 |
| 4.6 数字震荡发生器 | 第34-36页 |
| 4.6.1 模块功能 | 第34页 |
| 4.6.2 设计实现 | 第34-36页 |
| 4.7 收发控制 | 第36-37页 |
| 4.7.1 模块功能 | 第36-37页 |
| 4.7.2 设计实现 | 第37页 |
| 4.8 自动增益 | 第37-38页 |
| 4.8.1 模块功能 | 第37页 |
| 4.8.2 设计实现 | 第37-38页 |
| 4.9 均值滤波 | 第38-39页 |
| 4.9.1 模块功能 | 第38页 |
| 4.9.2 设计实现 | 第38-39页 |
| 4.10 数字下变频 | 第39-41页 |
| 4.10.1 模块功能 | 第39页 |
| 4.10.2 CIC滤波器 | 第39-40页 |
| 4.10.3 设计实现 | 第40-41页 |
| 4.11 快速傅里叶变换 | 第41-43页 |
| 4.11.1 模块功能 | 第41页 |
| 4.11.2 快速傅里叶变换 | 第41-42页 |
| 4.11.3 设计实现 | 第42-43页 |
| 4.12 判定算法 | 第43-45页 |
| 4.12.1 模块功能 | 第43页 |
| 4.12.2 设计实现 | 第43-45页 |
| 5 系统测试与数据分析 | 第45-48页 |
| 5.1 检测距离 | 第45-46页 |
| 5.2 误报概率 | 第46-47页 |
| 5.3 漏报概率 | 第47-48页 |
| 6 结论与优化 | 第48-50页 |
| 参考文献 | 第50-52页 |
| 附录 | 第52-56页 |
| 电路板原理图 | 第52-54页 |
| 电源电路 | 第52页 |
| 报警电路 | 第52页 |
| 信号放大电路 | 第52-53页 |
| 发射电路 | 第53页 |
| 主控电路 | 第53-54页 |
| 电路板外观 | 第54-55页 |
| 系统外观 | 第55-56页 |
| 个人简历及硕士期间科研项目 | 第56-57页 |
| 致谢 | 第57页 |
