首页--工业技术论文--无线电电子学、电信技术论文--电子对抗(干扰及抗干扰)论文

基于FPGA的双通道重频跟踪器设计

摘要第5-6页
ABSTRACT第6页
符号对照表第10-11页
缩略语对照表第11-15页
第一章 绪论第15-19页
    1.1 研究背景第15页
    1.2 重频跟踪器的发展过程第15-16页
    1.3 本文主要工作及章节安排第16-19页
第二章 雷达信号重频类型及重频跟踪基本方法第19-27页
    2.1 引言第19页
    2.2 雷达信号重频类型第19-21页
        2.2.1 固定重频第19页
        2.2.2 重频抖动第19-20页
        2.2.3 重频参差第20页
        2.2.4 重频滑变第20-21页
    2.3 重频跟踪基本方法第21-25页
        2.3.1 基于DSP和FPGA的重频跟踪器第22-23页
        2.3.2 基于FPGA的重频跟踪器第23-25页
    2.4 本章小结第25-27页
第三章 双通道重频跟踪器设计第27-43页
    3.1 引言第27页
    3.2 总体设计第27-31页
        3.2.1 双通道重频跟踪器结构第27-28页
        3.2.2 重频跟踪器模块结构第28页
        3.2.3 功能配置第28-29页
        3.2.4 参数装订第29-31页
        3.2.5 输出控制第31页
    3.3 控制电路第31-32页
    3.4 PRI产生电路第32-35页
        3.4.1 重频参差跟踪器PRI产生电路第33-34页
        3.4.2 重频锯齿波滑变跟踪器PRI产生电路第34页
        3.4.3 重频三角波滑变跟踪器PRI产生电路第34-35页
        3.4.4 重频正弦波滑变跟踪器PRI产生电路第35页
    3.5 半波门产生电路第35-36页
    3.6 搜索电路第36-38页
    3.7 跟踪电路第38-40页
    3.8 波门产生电路第40-42页
    3.9 检波信号恢复电路第42页
    3.10 本章小结第42-43页
第四章 双通道重频跟踪器的FPGA实现及测试第43-59页
    4.1 引言第43页
    4.2 FPGA及其开发流程简介第43-45页
        4.2.1 FPGA简介第43页
        4.2.2 Quartus II简介第43-44页
        4.2.3 SignalTap II简介第44页
        4.2.4 FPGA开发流程第44-45页
        4.2.5 自顶向下的设计方法第45页
    4.3 双通道重频跟踪器的FPGA实现第45-48页
    4.4 双通道重频跟踪器功能仿真第48-49页
    4.5 双通道重频跟踪器测试第49-58页
        4.5.1 测试方法介绍第49-52页
        4.5.2 逻辑分析仪测试第52-53页
        4.5.3 示波器测试第53-58页
        4.5.4 双通道重频跟踪器能够达到的技术指标第58页
    4.6 本章小结第58-59页
第五章 重频抖动雷达信号跟踪性能分析第59-65页
    5.1 引言第59页
    5.2 重频抖动雷达信号跟踪难点第59-60页
    5.3 抖动范围对跟踪性能的影响第60-64页
        5.3.1 抖动范围对波门偏移概率的影响第60-61页
        5.3.2 抖动范围对连续失捕概率的影响第61-62页
        5.3.3 抖动范围对目标丢失概率的影响第62页
        5.3.4 FPGA验证第62-64页
    5.4 本章小结第64-65页
第六章 总结与展望第65-67页
    6.1 总结第65页
    6.2 展望第65-67页
参考文献第67-69页
致谢第69-71页
作者简介第71-72页

论文共72页,点击 下载论文
上一篇:雷达有源干扰抑制算法研究
下一篇:高超声速平台载前向阵雷达杂波抑制方法研究